涵盖静态时序分析 STA、逻辑综合、标准单元库、功耗分析、时钟门控、电源门控、DVFS、多电压域、电平转换器、隔离单元、保持寄存器、RTL、组合逻辑、时序逻辑、同步复位等核心概念。编号类型领域问题详细的数学分析（几何／拓扑／数值分析／代数分析／图论/集合论／优化理论／数理／电-热-光-力-声-振动／其他）参数列表及每个参数的数学表达式及每个参数的数值范围及边界条件及测量方法关联知识291物理设计静态时序分析 STASTA 如何遍历所有路径检查 setup/hold 是否满足？为何不需要仿真？图论/数值分析：STA 将电路建模为有向图，节点是时序单元（触发器）的时钟引脚，边是组合逻辑路径。每条路径的延迟 = tclk_to_q+tcomb+tnet。Setup 检查：tarrival+tsetup≤trequired=Tclk+tcapture_clk_skew。Hold 检查：tarrival≥thold+tcapture_clk_skew。S
)