一、引言PCIE908 是一款高性能数据采集卡主芯片为 Xilinx Zynq UltraScale RFSoC 系列 XCZU47DR板载 8 路 ADC 与 8 路 DAC支持 PCIe 4.0 x8 与 100G 光纤传输面向宽带通信、测试测量、雷达预警等高性能射频应用。在多通道相参系统中多路 ADC 之间的相位关系必须确定且可复现——MIMO、波束成形、相控阵雷达等应用都依赖这一前提。然而板卡每次冷启动后各 Tile 的采样时钟相位能否稳定对齐直接决定了系统能否工程化部署。本文介绍 PCIE908 跨四个 ADC Tile 的冷启动同步指标测试通过 USB 继电器对板卡做 50 次物理断电/上电逐次验证 ADC 与 DAC 的 MTS 对齐结果并统计各通道对之间的相对时延及其确定性。术语说明MTSMulti-Tile Synchronization即多 Tile 同步用于对齐各射频转换器 Tile 的采样时钟相位Tile 是 RFSoC 中射频转换器的分组单位Latency 与 DelayOffset 是 MTS 对齐后的时延与偏移结果。二、板卡简介与技术指标图 1 PCIE908 板卡PCIE908 采用 Xilinx Zynq UltraScale RFSoC Gen3 系列主芯片 XCZU47DR-2FFVG1517I是一款基于 PCIe 4.0 x8 的高性能 8T8R 高速数据采集卡。板卡集成 8 路 ADC最大采样率 5 Gsps与 8 路 DAC最大采样率 9.84 Gsps并集成 ARM Cortex-A53 处理子系统可提供完整的射频信号链解决方案。主要技术指标如下表所示。FPGA型号XILINX XCZU47DR-2FFVG1517IAD最大采样率5 GspsAD通道数8AD输入带宽6 GHzAD输入耦合方式交流耦合通道隔离度-70 dBc输入电压范围1 VppdDA最大采样率9.84 GspsDA输出耦合方式交流耦合PL端 DDR4 型号MT40A1G16RC-062 IT:BPL端 DDR4 容量与带宽两组 64 位每组容量 8 GB每组读写带宽大于 16 GB/sPS端 DDR4 型号MT40A512M16LY-062E ITEPS端 DDR4 容量一组 64 位容量 4 GBPCIe接口PCI Express Gen 4 x 8DMA支持支持 XDMAQSFP光纤1 个 QSFP284 x 25 Gsps支持 100G 以太网SFP光纤1 个 SFP1 x 25 Gsps支持 10G 以太网SD卡接口1 个TYPE C接口2 个连接 GTY网口1 个千兆网口时钟芯片型号HMC7044时钟模式支持板载时钟和外部参考时钟触发/同步前面板支持 1 路触发/同步接口扩展 IO2 x 18 路 GPIO可差分可单端板卡尺寸207 mm x 111 mm工作温度-40 ℃55 ℃三、测试概览继电器自动断电上电 50 次 · XCZU47DR · 3.2 GSPS板卡北京科恒盛远科技有限公司 PCIE908核心器件XCZU47DR-2FFVG1517I测试通道AD0、AD2、AD4、AD6覆盖四个 ADC Tile激励200 MHz 同源四路输入DC6 GHz 四功分器由 PCIE902 FMC194 当信号源冷启动方式COM14 控制 Y4 继电器断电 15 秒上电等待 12 秒后下载运行正式样本cold_008cold_057共 50 次报告日期2026-08-11四、结论摘要结论当前配置下50 次正式物理冷启动全部同步成功另有前期 4 次有效试运行ADC 多通道冷启动同步确定性达到良好的工程水平。50/50 次继电器断电、上电、JTAG 恢复、Vitis 下载和 ILA 导出全部成功。50/50 次 ADC MTS 与 DAC MTS 成功四个 ADC Tile 每次均为 Latency96、DelayOffset0。50 组 200 MHz 波形输入幅度正常无低幅度或无信号样本。三组通道对最大标准差 1.754 ps最大峰峰值 7.677 ps仅为 0.0246 个采样周期约 2.5%。五、测试方法与判据图 2 冷启动测试环境USB继电器自动断电/上电每轮由 USB 继电器切断 PCIE908 板卡电源 15 秒使板上电源轨、时钟芯片和 RFSoC 完成掉电随后 Y4 吸合上电等待 12 秒再由 Vitis 下载 bitstream、FSBL 和应用程序。串口出现新的 ADC MTS 成功记录后Vivado 触发 ILA 并导出四通道波形。ILA 每通道采集 8192 行每行包含 8 个连续样点共 65536 点。对 200 MHz 单音进行正弦最小二乘拟合以 AD0 为参考将相位差换算为时延Δt Δφ / (2π·fin)。继电器COM14384008N1站号 1Y4 寄存器 0003H继电器动作0001H 吸合0000H 断开ADC MTSTile 03掩码 0xF采样率3.2 GSPS输入频率200 MHz断电/上电等待15 秒 / 12 秒有效性门槛MTS 成功、CSV 8192 行、四路幅度正常六、正式冷启动 50 次结果通道对均值(ps)标准差(ps)最小(ps)最大(ps)峰峰值(ps)AD2-AD046.2951.75442.20749.8837.677AD4-AD0147.7981.690144.069151.2897.220AD6-AD0157.1611.734153.232160.6867.454图 3 cold_008cold_057 通道间相对时延50 次中 AD2-AD0、AD4-AD0、AD6-AD0 均保持在各自固定链路时延附近。固定均值包含线缆、功分器端口和模拟通道群时延可在系统标定阶段补偿同步确定性应由启动间标准差、峰峰值评价。七、串口 MTS核对项结果判定ADC MTS completed successfully50/50通过DAC MTS completed successfully50/50通过ADC 四 Tile Latency96 且 Offset050/50通过ERROR/FAILED 段0未发现低幅度/无信号 CSV0/50未发现本系列下一篇文章为《DAC同步指标测试二》将介绍 PCIE908 的 DAC 同步指标测试结果敬请关注。
RFSoC XCZU47DR 多通道 ADC 同步指标测试（PCIE908 板卡技术系列一）
一、引言PCIE908 是一款高性能数据采集卡主芯片为 Xilinx Zynq UltraScale RFSoC 系列 XCZU47DR板载 8 路 ADC 与 8 路 DAC支持 PCIe 4.0 x8 与 100G 光纤传输面向宽带通信、测试测量、雷达预警等高性能射频应用。在多通道相参系统中多路 ADC 之间的相位关系必须确定且可复现——MIMO、波束成形、相控阵雷达等应用都依赖这一前提。然而板卡每次冷启动后各 Tile 的采样时钟相位能否稳定对齐直接决定了系统能否工程化部署。本文介绍 PCIE908 跨四个 ADC Tile 的冷启动同步指标测试通过 USB 继电器对板卡做 50 次物理断电/上电逐次验证 ADC 与 DAC 的 MTS 对齐结果并统计各通道对之间的相对时延及其确定性。术语说明MTSMulti-Tile Synchronization即多 Tile 同步用于对齐各射频转换器 Tile 的采样时钟相位Tile 是 RFSoC 中射频转换器的分组单位Latency 与 DelayOffset 是 MTS 对齐后的时延与偏移结果。二、板卡简介与技术指标图 1 PCIE908 板卡PCIE908 采用 Xilinx Zynq UltraScale RFSoC Gen3 系列主芯片 XCZU47DR-2FFVG1517I是一款基于 PCIe 4.0 x8 的高性能 8T8R 高速数据采集卡。板卡集成 8 路 ADC最大采样率 5 Gsps与 8 路 DAC最大采样率 9.84 Gsps并集成 ARM Cortex-A53 处理子系统可提供完整的射频信号链解决方案。主要技术指标如下表所示。FPGA型号XILINX XCZU47DR-2FFVG1517IAD最大采样率5 GspsAD通道数8AD输入带宽6 GHzAD输入耦合方式交流耦合通道隔离度-70 dBc输入电压范围1 VppdDA最大采样率9.84 GspsDA输出耦合方式交流耦合PL端 DDR4 型号MT40A1G16RC-062 IT:BPL端 DDR4 容量与带宽两组 64 位每组容量 8 GB每组读写带宽大于 16 GB/sPS端 DDR4 型号MT40A512M16LY-062E ITEPS端 DDR4 容量一组 64 位容量 4 GBPCIe接口PCI Express Gen 4 x 8DMA支持支持 XDMAQSFP光纤1 个 QSFP284 x 25 Gsps支持 100G 以太网SFP光纤1 个 SFP1 x 25 Gsps支持 10G 以太网SD卡接口1 个TYPE C接口2 个连接 GTY网口1 个千兆网口时钟芯片型号HMC7044时钟模式支持板载时钟和外部参考时钟触发/同步前面板支持 1 路触发/同步接口扩展 IO2 x 18 路 GPIO可差分可单端板卡尺寸207 mm x 111 mm工作温度-40 ℃55 ℃三、测试概览继电器自动断电上电 50 次 · XCZU47DR · 3.2 GSPS板卡北京科恒盛远科技有限公司 PCIE908核心器件XCZU47DR-2FFVG1517I测试通道AD0、AD2、AD4、AD6覆盖四个 ADC Tile激励200 MHz 同源四路输入DC6 GHz 四功分器由 PCIE902 FMC194 当信号源冷启动方式COM14 控制 Y4 继电器断电 15 秒上电等待 12 秒后下载运行正式样本cold_008cold_057共 50 次报告日期2026-08-11四、结论摘要结论当前配置下50 次正式物理冷启动全部同步成功另有前期 4 次有效试运行ADC 多通道冷启动同步确定性达到良好的工程水平。50/50 次继电器断电、上电、JTAG 恢复、Vitis 下载和 ILA 导出全部成功。50/50 次 ADC MTS 与 DAC MTS 成功四个 ADC Tile 每次均为 Latency96、DelayOffset0。50 组 200 MHz 波形输入幅度正常无低幅度或无信号样本。三组通道对最大标准差 1.754 ps最大峰峰值 7.677 ps仅为 0.0246 个采样周期约 2.5%。五、测试方法与判据图 2 冷启动测试环境USB继电器自动断电/上电每轮由 USB 继电器切断 PCIE908 板卡电源 15 秒使板上电源轨、时钟芯片和 RFSoC 完成掉电随后 Y4 吸合上电等待 12 秒再由 Vitis 下载 bitstream、FSBL 和应用程序。串口出现新的 ADC MTS 成功记录后Vivado 触发 ILA 并导出四通道波形。ILA 每通道采集 8192 行每行包含 8 个连续样点共 65536 点。对 200 MHz 单音进行正弦最小二乘拟合以 AD0 为参考将相位差换算为时延Δt Δφ / (2π·fin)。继电器COM14384008N1站号 1Y4 寄存器 0003H继电器动作0001H 吸合0000H 断开ADC MTSTile 03掩码 0xF采样率3.2 GSPS输入频率200 MHz断电/上电等待15 秒 / 12 秒有效性门槛MTS 成功、CSV 8192 行、四路幅度正常六、正式冷启动 50 次结果通道对均值(ps)标准差(ps)最小(ps)最大(ps)峰峰值(ps)AD2-AD046.2951.75442.20749.8837.677AD4-AD0147.7981.690144.069151.2897.220AD6-AD0157.1611.734153.232160.6867.454图 3 cold_008cold_057 通道间相对时延50 次中 AD2-AD0、AD4-AD0、AD6-AD0 均保持在各自固定链路时延附近。固定均值包含线缆、功分器端口和模拟通道群时延可在系统标定阶段补偿同步确定性应由启动间标准差、峰峰值评价。七、串口 MTS核对项结果判定ADC MTS completed successfully50/50通过DAC MTS completed successfully50/50通过ADC 四 Tile Latency96 且 Offset050/50通过ERROR/FAILED 段0未发现低幅度/无信号 CSV0/50未发现本系列下一篇文章为《DAC同步指标测试二》将介绍 PCIE908 的 DAC 同步指标测试结果敬请关注。