1. 项目概述为什么MIPI接口无处不在如果你拆开过任何一部现代智能手机、平板电脑或者研究过智能汽车的中控屏、无人机上的摄像头模组你大概率会看到一组非常细密、排列整齐的排线连接着主板和各个传感器、显示屏。这背后十有八九就是MIPI接口在默默工作。MIPI全称是移动产业处理器接口联盟它制定的一系列物理层和协议层标准已经成为了移动和嵌入式设备内部高速数据传输的“普通话”。我最初接触MIPI是在调试一个摄像头模组时当时被它那动辄几个Gbps的数据速率和复杂的时序要求搞得焦头烂额。但深入理解后才发现正是这套标准化的接口让手机厂商能够像搭积木一样从不同的供应商采购显示屏、摄像头、传感器然后快速集成到自己的主板上大大加速了产品的研发周期。今天MIPI早已不局限于手机它已经渗透到了汽车、物联网、AR/VR等几乎所有需要紧凑、高效、低功耗内部互联的领域。这篇文章我就从一个硬件工程师和嵌入式开发者的角度带你彻底拆解MIPI接口从物理层到协议栈从设计考量到调试技巧让你不仅能看懂规格书更能动手搞定它。2. MIPI接口的核心家族与选型逻辑MIPI联盟定义了一系列接口标准它们各有侧重共同构成了一个完整的生态系统。新手最容易混淆的就是D-PHY、C-PHY、M-PHY这些名词以及它们对应的应用协议。理解它们的定位和关系是正确选型的第一步。2.1 物理层PHY三剑客D-PHY C-PHY与M-PHY物理层决定了信号如何在线上传输是接口的“高速公路”基础。D-PHY这是最经典、应用最广泛的MIPI物理层你可能在99%的智能手机摄像头和显示屏上找到它。它采用差分信号对进行数据传输。一个典型的通道Lane包含一对差分数据线Dp Dn和一对差分时钟线Cp Cn。D-PHY有两种工作模式高速模式High-Speed HS和低功耗模式Low-Power LP。HS模式用于传输大量数据速率可达每通道2.5Gbps以上如D-PHY v2.5LP模式则用于控制命令传输和待机功耗极低。它的优势是成熟、稳定、生态完善几乎所有主控和外围芯片都支持。C-PHY可以看作是D-PHY的“升级版”旨在用更少的线实现更高的数据吞吐量和能效。它最大的革命在于抛弃了独立的时钟线采用三线制A B C进行嵌入式时钟的传输。C-PHY通过在三根线上同时传输三个电平信号1 0 -1并利用其状态跳变来编码数据和时钟实现了极高的频谱效率。在相同线数和类似工艺下C-PHY能提供比D-PHY高约2倍的有效带宽。它的缺点是设计更复杂信号完整性分析挑战更大。目前主要应用于对分辨率和刷新率要求极高的旗舰手机显示屏以及高像素摄像头。M-PHY这是为超高速、长距离应用设计的物理层常见于UFS通用闪存存储接口和汽车领域的车载高速数据链路。M-PHY采用串行差分架构支持更高的速率档位Gear并且具有强大的链路训练和电源管理功能。它与D/C-PHY的应用场景有较大区别更偏向于存储和车载网络。简单选型逻辑摄像头和普通显示屏优先考虑成熟的D-PHY。4K/8K高刷显示屏考虑C-PHY或更高版本的D-PHY。手机内部存储UFS这就是M-PHY的天下。车载摄像头和传感器新兴的A-PHY汽车专用物理层或C-PHY是趋势。2.2 协议层CSI-2与DSI/DSI-2物理层修好了“路”协议层则规定了上面跑的“车”的格式和交通规则。CSI-2摄像头串行接口-2这是用于连接图像传感器摄像头到处理器ISP或AP的标准协议。它定义了一套完整的数据包格式能够传输原始的图像数据如RAW YUV RGB以及相关的同步信号帧开始、行开始和元数据如曝光时间、增益。CSI-2可以运行在D-PHY或C-PHY之上。一个CSI-2接口可以包含1个或多个数据通道Lane通过通道绑定Lane Bonding技术来提高总带宽。DSI显示串行接口 DSI-2这是用于连接处理器到显示面板的标准协议。与CSI-2相反它是“下行”的。DSI不仅传输图像像素数据还能传输控制命令类似于传统的I2C或SPI命令从而可以直接配置显示面板的寄存器实现亮度调节、开关等操作。DSI-2是其演进版本支持更高的分辨率和刷新率以及更先进的显示技术如自适应刷新率。DSI同样可以基于D-PHY或C-PHY。注意一个常见的误解是“MIPI接口就是那几根线”。实际上完整的接口实现 物理层PHY协议层CSI-2/DSI控制器IP集成在SoC内。我们在原理图上看到的“MIPI_CSI”或“MIPI_DSI”连接通常指的是这一整套方案。3. 硬件设计与信号完整性实战要点MIPI接口的硬件设计尤其是高速部分的布局布线是项目成败的关键。这里面的坑我几乎都踩过一遍。3.1 阻抗控制与布线规则这是信号完整性SI的基石。MIPI差分线对要求严格的差分阻抗控制。D-PHY单端阻抗通常为50Ω差分阻抗为100Ω。这是最常用的标准。C-PHY由于是三线制它要求线对之间的差分阻抗以及单线对地的阻抗都匹配通常也是围绕100Ω差分阻抗来设计。实操中的黄金法则等长匹配同一通道内的Dp与Dn两根线长度差必须严格控制。我的经验法则是对于速率在1.5Gbps以下的长度差控制在10 mils约0.25mm以内对于更高速率最好控制在5 mils以内。时钟线对和数据线对之间的长度匹配要求可以稍松但通常也建议在一个范围内如±100mils。远离干扰源MIPI线必须远离电源、晶振、射频等噪声源。至少保持20mil最好3倍线宽以上的间距。必要时在相邻层铺设接地铜皮作为屏蔽。少打过孔每个过孔都会引入阻抗不连续和寄生效应。尽量让MIPI走线在同一层完成如果必须换层务必在过孔旁边添加接地过孔Stitching Via为返回电流提供最短路径。参考平面完整MIPI差分线的下方必须有一个完整、无分割的参考平面通常是GND。绝对禁止跨分割区走线否则阻抗会剧烈变化导致信号反射和辐射超标。3.2 原理图设计注意事项终端匹配MIPI D-PHY在接收端内部通常集成了终端电阻例如100Ω差分。在原理图上我们一般会在接收端预留一个100Ω的差分端接电阻位置并默认安装0Ω电阻或直接焊接。切勿在发送端也放置端接电阻这会导致信号幅度严重衰减。ESD保护器件选型接口连接器附近需要放置ESD保护二极管。必须选择低电容通常要求0.5pF 理想0.3pF的型号。过大的寄生电容会严重劣化高速信号边沿导致眼图闭合。像Semtech的RClamp系列、TI的TPD系列都是常用选择。电源滤波为MIPI PHY芯片或SoC内部的MIPI模块供电的电源通常是1.2V或1.8V必须进行严格的滤波。采用π型滤波磁珠电容是常见做法电容要靠近芯片引脚放置。4. 嵌入式软件驱动与调试核心流程硬件设计好后软件驱动是让接口“活”起来的关键。这个过程往往伴随着大量的调试工作。4.1 驱动初始化序列一个典型的MIPI CSI-2摄像头驱动初始化流程如下顺序至关重要电源与时钟使能首先通过GPIO或PMIC控制摄像头的供电AVDD DVDD DOVDD和复位引脚RESET PWDN。然后使能提供给传感器的MCLK主时钟。I2C从机检测通过I2C总线尝试读取传感器芯片ID。这是验证物理连接和电源是否正常的第一步。如果读不到就要回头检查硬件。配置传感器寄存器通过I2C写入一系列寄存器设置传感器的工作模式、输出分辨率、帧率、数据格式如RAW10、MIPI通道数等。配置SoC端的MIPI CSI主机控制器设置主机控制器的参数使其与传感器配置匹配。关键参数包括data_lane 使用的数据通道数量1 2 3 4。data_rate_per_lane 每个通道的数据速率单位Mbps。这个值必须与传感器端配置的HS时钟频率精确匹配否则无法锁定数据。hs_settle 高速模式建立时间影响信号稳定。cphy 布尔值指明是否使用C-PHY模式。触发流开始向传感器发送启动流传输的命令通常是一个特定的I2C寄存器写操作。中断与数据捕获配置DMA和中断开始从CSI-2控制器接收数据包并交付给后续的ISP或图像处理管线。4.2 调试技巧与常见问题排查调试MIPI问题需要“软硬兼施”。以下是我总结的排查清单现象可能原因排查步骤与工具系统无法识别传感器I2C无应答1. 电源/地未接通或电压不对。2. 复位/PWDN引脚状态错误。3. I2C上拉电阻缺失或值不对。4. 传感器损坏。1. 用万用表测量所有电源引脚电压。2. 用示波器或逻辑分析仪查看RESET和PWDN时序。3. 检查I2C总线的SCL/SDA波形看是否有上拉。能识别ID但无图像数据1. MIPI时钟或数据线连接问题。2. 主机与从机数据速率配置不匹配。3. 传感器未正确进入流模式。4. 终端电阻未正确连接。1. 用示波器测量MIPI时钟线是否有HS时钟信号正弦波。2.核对驱动中data_rate与传感器寄存器配置值。3. 检查启动流的命令是否成功发送。图像出现花屏、错行、颜色异常1. MIPI数据通道之间的Skew时延差过大。2. 信号完整性差眼图质量不合格。3. 数据格式如RAW10 YUV422解析错误。4. 内存DMA溢出或地址错误。1.使用高速示波器4GHz配合差分探头测量眼图。检查幅度、抖动、交叉点。2. 检查PCB布线重点排查等长。3. 确认驱动中设置的data_type与传感器输出格式一致。4. 检查DMA缓冲区大小和配置。系统不稳定偶尔丢帧1. 电源噪声过大。2. 参考平面不完整阻抗突变。3. 散热不良导致PHY性能下降。4. 软件中断处理超时。1. 用示波器测量PHY电源引脚上的纹波。2. 检查PCB确保MIPI线下方有完整地平面。3. 进行高低温测试复现问题。4. 优化驱动中断服务例程ISR效率。一个关键的实操心得示波器是硬件调试的起点但逻辑分析仪或专用的MIPI协议分析仪才是定位复杂问题的“终极武器”。像Teledyne LeCroy的MIPI分析仪可以直接解码CSI-2或DSI的数据包让你清晰地看到长包、短包、帧头、行头、像素数据以及CRC校验结果。当软件层面一切配置看起来都正确但就是没图像时用协议分析仪抓取物理线上的实际数据包往往能立刻发现是传感器没发数据还是数据在传输中出错了抑或是主机解析错了能节省大量盲目猜测的时间。5. 从理论到实践一个摄像头模组集成案例假设我们要将一个200万像素、2-lane D-PHY的摄像头模组集成到一块基于高通平台的开发板上。5.1 硬件连接与配置电源树检查模组需要1.8V的IO电源DOVDD 2.8V的模拟电源AVDD和1.2V的核心电源DVDD。我们需要在底板上通过LDO或DCDC提供这三路电源并确保上电时序符合传感器数据手册的要求通常没有严格要求但建议按AVDD - DVDD - DOVDD顺序。接口连接I2C连接到底板上的I2C总线用于配置传感器。MCLK由SoC的时钟引脚提供24MHz时钟。MIPI数据线将模组的Data Lane 0和 Lane 1分别连接到SoC的CSI接口的对应数据引脚对。MIPI时钟线连接时钟线对。GPIO连接RESET和PWDN引脚到SoC的GPIO用于控制。PCB检查重点审查MIPI走线是否满足100Ω差分阻抗是否做了等长我要求长度差5mil是否远离了Wi-Fi/BT天线区域参考平面是否完整。5.2 设备树DTS配置在Linux内核中需要在设备树中描述这个硬件连接。一个简化的配置示例如下i2c_xx { /* I2C控制器 */ status okay; camera_sensor: sensor1a { compatible vendor,model; // 与驱动匹配的字符串 reg 0x1a; // I2C从机地址 clocks camcc CAM_CC_MCLK0_CLK; // 指向MCLK时钟源 clock-names cam_clk; // 供电和GPIO引脚定义 avdd-supply camera_avdd_2v8; dovdd-supply camera_dovdd_1v8; dvdd-supply camera_dvdd_1v2; reset-gpios tlmm 100 GPIO_ACTIVE_LOW; // MIPI PHY配置 mipi-phy-index 0; // 使用哪个CSI PHY块 >
MIPI接口全解析：从D-PHY/CSI-2原理到硬件设计与驱动调试实战
1. 项目概述为什么MIPI接口无处不在如果你拆开过任何一部现代智能手机、平板电脑或者研究过智能汽车的中控屏、无人机上的摄像头模组你大概率会看到一组非常细密、排列整齐的排线连接着主板和各个传感器、显示屏。这背后十有八九就是MIPI接口在默默工作。MIPI全称是移动产业处理器接口联盟它制定的一系列物理层和协议层标准已经成为了移动和嵌入式设备内部高速数据传输的“普通话”。我最初接触MIPI是在调试一个摄像头模组时当时被它那动辄几个Gbps的数据速率和复杂的时序要求搞得焦头烂额。但深入理解后才发现正是这套标准化的接口让手机厂商能够像搭积木一样从不同的供应商采购显示屏、摄像头、传感器然后快速集成到自己的主板上大大加速了产品的研发周期。今天MIPI早已不局限于手机它已经渗透到了汽车、物联网、AR/VR等几乎所有需要紧凑、高效、低功耗内部互联的领域。这篇文章我就从一个硬件工程师和嵌入式开发者的角度带你彻底拆解MIPI接口从物理层到协议栈从设计考量到调试技巧让你不仅能看懂规格书更能动手搞定它。2. MIPI接口的核心家族与选型逻辑MIPI联盟定义了一系列接口标准它们各有侧重共同构成了一个完整的生态系统。新手最容易混淆的就是D-PHY、C-PHY、M-PHY这些名词以及它们对应的应用协议。理解它们的定位和关系是正确选型的第一步。2.1 物理层PHY三剑客D-PHY C-PHY与M-PHY物理层决定了信号如何在线上传输是接口的“高速公路”基础。D-PHY这是最经典、应用最广泛的MIPI物理层你可能在99%的智能手机摄像头和显示屏上找到它。它采用差分信号对进行数据传输。一个典型的通道Lane包含一对差分数据线Dp Dn和一对差分时钟线Cp Cn。D-PHY有两种工作模式高速模式High-Speed HS和低功耗模式Low-Power LP。HS模式用于传输大量数据速率可达每通道2.5Gbps以上如D-PHY v2.5LP模式则用于控制命令传输和待机功耗极低。它的优势是成熟、稳定、生态完善几乎所有主控和外围芯片都支持。C-PHY可以看作是D-PHY的“升级版”旨在用更少的线实现更高的数据吞吐量和能效。它最大的革命在于抛弃了独立的时钟线采用三线制A B C进行嵌入式时钟的传输。C-PHY通过在三根线上同时传输三个电平信号1 0 -1并利用其状态跳变来编码数据和时钟实现了极高的频谱效率。在相同线数和类似工艺下C-PHY能提供比D-PHY高约2倍的有效带宽。它的缺点是设计更复杂信号完整性分析挑战更大。目前主要应用于对分辨率和刷新率要求极高的旗舰手机显示屏以及高像素摄像头。M-PHY这是为超高速、长距离应用设计的物理层常见于UFS通用闪存存储接口和汽车领域的车载高速数据链路。M-PHY采用串行差分架构支持更高的速率档位Gear并且具有强大的链路训练和电源管理功能。它与D/C-PHY的应用场景有较大区别更偏向于存储和车载网络。简单选型逻辑摄像头和普通显示屏优先考虑成熟的D-PHY。4K/8K高刷显示屏考虑C-PHY或更高版本的D-PHY。手机内部存储UFS这就是M-PHY的天下。车载摄像头和传感器新兴的A-PHY汽车专用物理层或C-PHY是趋势。2.2 协议层CSI-2与DSI/DSI-2物理层修好了“路”协议层则规定了上面跑的“车”的格式和交通规则。CSI-2摄像头串行接口-2这是用于连接图像传感器摄像头到处理器ISP或AP的标准协议。它定义了一套完整的数据包格式能够传输原始的图像数据如RAW YUV RGB以及相关的同步信号帧开始、行开始和元数据如曝光时间、增益。CSI-2可以运行在D-PHY或C-PHY之上。一个CSI-2接口可以包含1个或多个数据通道Lane通过通道绑定Lane Bonding技术来提高总带宽。DSI显示串行接口 DSI-2这是用于连接处理器到显示面板的标准协议。与CSI-2相反它是“下行”的。DSI不仅传输图像像素数据还能传输控制命令类似于传统的I2C或SPI命令从而可以直接配置显示面板的寄存器实现亮度调节、开关等操作。DSI-2是其演进版本支持更高的分辨率和刷新率以及更先进的显示技术如自适应刷新率。DSI同样可以基于D-PHY或C-PHY。注意一个常见的误解是“MIPI接口就是那几根线”。实际上完整的接口实现 物理层PHY协议层CSI-2/DSI控制器IP集成在SoC内。我们在原理图上看到的“MIPI_CSI”或“MIPI_DSI”连接通常指的是这一整套方案。3. 硬件设计与信号完整性实战要点MIPI接口的硬件设计尤其是高速部分的布局布线是项目成败的关键。这里面的坑我几乎都踩过一遍。3.1 阻抗控制与布线规则这是信号完整性SI的基石。MIPI差分线对要求严格的差分阻抗控制。D-PHY单端阻抗通常为50Ω差分阻抗为100Ω。这是最常用的标准。C-PHY由于是三线制它要求线对之间的差分阻抗以及单线对地的阻抗都匹配通常也是围绕100Ω差分阻抗来设计。实操中的黄金法则等长匹配同一通道内的Dp与Dn两根线长度差必须严格控制。我的经验法则是对于速率在1.5Gbps以下的长度差控制在10 mils约0.25mm以内对于更高速率最好控制在5 mils以内。时钟线对和数据线对之间的长度匹配要求可以稍松但通常也建议在一个范围内如±100mils。远离干扰源MIPI线必须远离电源、晶振、射频等噪声源。至少保持20mil最好3倍线宽以上的间距。必要时在相邻层铺设接地铜皮作为屏蔽。少打过孔每个过孔都会引入阻抗不连续和寄生效应。尽量让MIPI走线在同一层完成如果必须换层务必在过孔旁边添加接地过孔Stitching Via为返回电流提供最短路径。参考平面完整MIPI差分线的下方必须有一个完整、无分割的参考平面通常是GND。绝对禁止跨分割区走线否则阻抗会剧烈变化导致信号反射和辐射超标。3.2 原理图设计注意事项终端匹配MIPI D-PHY在接收端内部通常集成了终端电阻例如100Ω差分。在原理图上我们一般会在接收端预留一个100Ω的差分端接电阻位置并默认安装0Ω电阻或直接焊接。切勿在发送端也放置端接电阻这会导致信号幅度严重衰减。ESD保护器件选型接口连接器附近需要放置ESD保护二极管。必须选择低电容通常要求0.5pF 理想0.3pF的型号。过大的寄生电容会严重劣化高速信号边沿导致眼图闭合。像Semtech的RClamp系列、TI的TPD系列都是常用选择。电源滤波为MIPI PHY芯片或SoC内部的MIPI模块供电的电源通常是1.2V或1.8V必须进行严格的滤波。采用π型滤波磁珠电容是常见做法电容要靠近芯片引脚放置。4. 嵌入式软件驱动与调试核心流程硬件设计好后软件驱动是让接口“活”起来的关键。这个过程往往伴随着大量的调试工作。4.1 驱动初始化序列一个典型的MIPI CSI-2摄像头驱动初始化流程如下顺序至关重要电源与时钟使能首先通过GPIO或PMIC控制摄像头的供电AVDD DVDD DOVDD和复位引脚RESET PWDN。然后使能提供给传感器的MCLK主时钟。I2C从机检测通过I2C总线尝试读取传感器芯片ID。这是验证物理连接和电源是否正常的第一步。如果读不到就要回头检查硬件。配置传感器寄存器通过I2C写入一系列寄存器设置传感器的工作模式、输出分辨率、帧率、数据格式如RAW10、MIPI通道数等。配置SoC端的MIPI CSI主机控制器设置主机控制器的参数使其与传感器配置匹配。关键参数包括data_lane 使用的数据通道数量1 2 3 4。data_rate_per_lane 每个通道的数据速率单位Mbps。这个值必须与传感器端配置的HS时钟频率精确匹配否则无法锁定数据。hs_settle 高速模式建立时间影响信号稳定。cphy 布尔值指明是否使用C-PHY模式。触发流开始向传感器发送启动流传输的命令通常是一个特定的I2C寄存器写操作。中断与数据捕获配置DMA和中断开始从CSI-2控制器接收数据包并交付给后续的ISP或图像处理管线。4.2 调试技巧与常见问题排查调试MIPI问题需要“软硬兼施”。以下是我总结的排查清单现象可能原因排查步骤与工具系统无法识别传感器I2C无应答1. 电源/地未接通或电压不对。2. 复位/PWDN引脚状态错误。3. I2C上拉电阻缺失或值不对。4. 传感器损坏。1. 用万用表测量所有电源引脚电压。2. 用示波器或逻辑分析仪查看RESET和PWDN时序。3. 检查I2C总线的SCL/SDA波形看是否有上拉。能识别ID但无图像数据1. MIPI时钟或数据线连接问题。2. 主机与从机数据速率配置不匹配。3. 传感器未正确进入流模式。4. 终端电阻未正确连接。1. 用示波器测量MIPI时钟线是否有HS时钟信号正弦波。2.核对驱动中data_rate与传感器寄存器配置值。3. 检查启动流的命令是否成功发送。图像出现花屏、错行、颜色异常1. MIPI数据通道之间的Skew时延差过大。2. 信号完整性差眼图质量不合格。3. 数据格式如RAW10 YUV422解析错误。4. 内存DMA溢出或地址错误。1.使用高速示波器4GHz配合差分探头测量眼图。检查幅度、抖动、交叉点。2. 检查PCB布线重点排查等长。3. 确认驱动中设置的data_type与传感器输出格式一致。4. 检查DMA缓冲区大小和配置。系统不稳定偶尔丢帧1. 电源噪声过大。2. 参考平面不完整阻抗突变。3. 散热不良导致PHY性能下降。4. 软件中断处理超时。1. 用示波器测量PHY电源引脚上的纹波。2. 检查PCB确保MIPI线下方有完整地平面。3. 进行高低温测试复现问题。4. 优化驱动中断服务例程ISR效率。一个关键的实操心得示波器是硬件调试的起点但逻辑分析仪或专用的MIPI协议分析仪才是定位复杂问题的“终极武器”。像Teledyne LeCroy的MIPI分析仪可以直接解码CSI-2或DSI的数据包让你清晰地看到长包、短包、帧头、行头、像素数据以及CRC校验结果。当软件层面一切配置看起来都正确但就是没图像时用协议分析仪抓取物理线上的实际数据包往往能立刻发现是传感器没发数据还是数据在传输中出错了抑或是主机解析错了能节省大量盲目猜测的时间。5. 从理论到实践一个摄像头模组集成案例假设我们要将一个200万像素、2-lane D-PHY的摄像头模组集成到一块基于高通平台的开发板上。5.1 硬件连接与配置电源树检查模组需要1.8V的IO电源DOVDD 2.8V的模拟电源AVDD和1.2V的核心电源DVDD。我们需要在底板上通过LDO或DCDC提供这三路电源并确保上电时序符合传感器数据手册的要求通常没有严格要求但建议按AVDD - DVDD - DOVDD顺序。接口连接I2C连接到底板上的I2C总线用于配置传感器。MCLK由SoC的时钟引脚提供24MHz时钟。MIPI数据线将模组的Data Lane 0和 Lane 1分别连接到SoC的CSI接口的对应数据引脚对。MIPI时钟线连接时钟线对。GPIO连接RESET和PWDN引脚到SoC的GPIO用于控制。PCB检查重点审查MIPI走线是否满足100Ω差分阻抗是否做了等长我要求长度差5mil是否远离了Wi-Fi/BT天线区域参考平面是否完整。5.2 设备树DTS配置在Linux内核中需要在设备树中描述这个硬件连接。一个简化的配置示例如下i2c_xx { /* I2C控制器 */ status okay; camera_sensor: sensor1a { compatible vendor,model; // 与驱动匹配的字符串 reg 0x1a; // I2C从机地址 clocks camcc CAM_CC_MCLK0_CLK; // 指向MCLK时钟源 clock-names cam_clk; // 供电和GPIO引脚定义 avdd-supply camera_avdd_2v8; dovdd-supply camera_dovdd_1v8; dvdd-supply camera_dvdd_1v2; reset-gpios tlmm 100 GPIO_ACTIVE_LOW; // MIPI PHY配置 mipi-phy-index 0; // 使用哪个CSI PHY块 >