搞过模拟IC的人一定有过这种经历拿到一颗芯片功能模块都调通了板上测出来的静态电流却偏得离谱运放输出不在预期共模点ADC的INL曲线歪得像过山车。查来查去最后发现罪魁祸首是某个偏置支路的电流被工艺角拉走了30%。偏置产生电路Bias Generation Circuit在芯片里就是这么个角色——它不直接处理信号但每个晶体管的工作点都由它说了算。可以说没有靠谱的偏置后面所有的放大器、比较器、振荡器全是空中楼阁。这篇文章我不会泛泛讲教科书上的偏置概念而是把Bias Circuit从原理、架构选型到具体设计步骤、版图匹配、调试踩坑完整串一遍重点放在那些仿真器不会直接告诉你、但流片后一定会找上门的问题。适合刚入门模拟设计的学生、正在做运放/比较器/ADC项目的工程师以及想系统补一遍偏置电路知识的朋友。读完你可以直接照着思路做自己的偏置生成模块。1. 偏置电路的职责边界芯片里的“隐形生命线”1.1 偏置到底在偏什么先建立一个基本认知偏置电路的任务是给芯片内部所有需要“静态工作点”的晶体管提供确定的栅极电压或源漏电流。放大器需要尾电流源提供稳定的直流电流差分对需要合适的共模电压让所有管子待在饱和区振荡器需要恒定的电流来决定充放电速率甚至数字电路的I/O接收端也需要一个参考阈值来判决高低电平。这些需求背后共同指向三件事电压、电流、温度特性。在开发早期很多初学设计者会觉得偏置极其简单——用分压电阻拉一个电压出来接在某个管子栅上不就完了如果电阻精度可以保证电源纹波又小这套方案确实能跑。但问题恰恰出在“精度”和“稳定”这两个词上。片上电阻的绝对阻值误差通常高达±20%而MOSFET阈值电压在不同工艺角下的漂移可以达到±50mV甚至更高。这意味着用固定电压去偏置一个晶体管最终得到的电流可能与设计目标偏差数倍。偏置电路真正要解决的是在工艺偏差、温度变化、电源波动PVT这三个维度下尽可能输出一个“不随外界改变”的电流或电压。1.2 为什么不做成分压电阻了事有人会问我外接一个高精度电阻或者用芯片内部的修调trimming技术把电阻校准到误差1%不就能解决了吗这在特定场景确实可行比如某些基准源芯片在外围Pin上接了精密的低温度系数电阻来做设定。但对大多数SoC和信号链芯片来说外部电阻意味着多两个引脚、多两颗物料、多一些PCB寄生内部修调则增加了测试时间和封装成本。这些成本在消费电子大批量出货时会非常敏感。更本质的原因在于分压电阻给出的是一个“绝对电压”而MOSFET的电流取决于Vgs和Vth的差值。哪怕电阻做到零误差Vth在不同批次之间就会漂几十毫伏。真正理性的方案是把偏置做成“自参考”结构——让输出电流由器件参数的比值决定而不是由绝对电压决定。芯片工艺最擅长的事情就是匹配两个相邻的电阻阻值比值可以做到0.1%误差两个相邻的晶体管Vth差可以控制在几毫伏以内。所以你会发现所有经典偏置电路的共同点都是“基于比例工作”电阻比例、晶体管比例、电流密度比例。1.3 偏置拓扑的最终目标从系统层面看一个好的偏置产生电路应该满足以下几个约束确定性在给定工艺角、电压、温度PVT条件下输出电流或电压可预测不出现离群值。电源抑制电源电压纹波或缓慢漂移时偏置输出基本不变。温度行为要么近似零温漂要么按照系统需求呈现特定的温度系数例如某些偏置电流希望随温度升高而增大以补偿电路速度的下降。可启动性无论上电瞬间处于什么状态电路都能从零状态可靠进入正常工作点而不是锁死在某个零电流点。可复制性一套偏置产生电路能通过电流镜结构给全芯片几十个模块提供各自的偏置电流并且各支路之间的失配可控。说完目标接下来看实现手段。2. 从单管到自偏置三类主流偏置架构的选型逻辑2.1 单管恒流源和经典电流镜最基础但最值得吃透最简单的恒流源就是一个NMOS管串联到电源和地之间栅极接固定电压Vg。设管子工作在饱和区电流满足平方律公式[ I_D\frac{1}{2}\mu_nC_{ox}\frac{W}{L}(V_{GS}-V_{TH})^2(1\lambda V_{DS}) ]只要Vg产生电路能提供稳定的电压I_D就基本稳定。但前面的分析已经指出绝对Vgs很难稳定所以这个结构只能作为“给某个管子提供一个大致工作点”的低精度方案很少直接用来做基准电流。真正的基础是电流镜。两个同种类型、同衬底的MOS管共享相同的Vgs如果尺寸一样它们的饱和电流应该一样。镜像关系写成[ I_{OUT}I_{REF}\cdot\frac{(W/L){OUT}}{(W/L){REF}} ]电流镜最大的好处是把“稳定一个电流”转化为“稳定一个参考电流”而参考电流我们可以通过外置高精度电阻、或者通过自偏置结构产生。在片内偏置网络里一个高精度主电流源后面接一大排电流镜就能同时给LNA、混频器、PLL等多个模块供电各支路的电流按W/L比值分配设计和校准都方便。不过基本电流镜在短沟道工艺下的精度会明显下降原因是沟道长度调制效应λ项会让不同Vds的管子电流显著不同输出阻抗不够大。解决方法是级联cascode结构在输出管和输入管上各自叠加一个共源共栅管把所有下拉/上拉晶体管的Vds钳位到接近相等的水平从而恢复镜子的复制精度。选用cascode结构时需注意留够电压余量headroom低电源电压下可能要牺牲部分摆幅去换匹配精度。2.2 Widlar电流源与自偏置环路为什么电阻比例比电阻绝对值可靠常规电流镜用电阻设定参考电流时绝对阻值误差会直接传递到电流上。Widlar电流源则换了一个思路。它的两个源极之间串了一个电阻R利用两个晶体管的Vgs之差在R上产生压降从而形成电流。对于Widlar结构[ \Delta V_{GS}V_{GS1}-V_{GS2}V_T\ln\left(\frac{I_{C1}/A_1}{I_{C2}/A_2}\right) ]这个电压差由热电压VT和电流密度比决定。只要两个管子紧邻放置、版图匹配到位VT对温度呈正温度系数0.085mV/KPTAT行为天然产生。电阻上的电流就等于ΔVgs/RR的绝对值仍然有±20%误差但如果你把设计做成两个电阻的比值比如让R18R2那么电流误差只取决于比值误差约±1%而不是绝对值误差。这就是“基于比例工作”的精髓。更完整的自偏置电流源通常叫Beta倍乘或自举电流源用PMOS电流镜强制两个支路电流相等再通过一个源极负反馈电阻产生ΔVgs整个环路不需要外部参考。环路自身有“零电流”和“正常电流”两个平衡点因此必须配套启动电路。这种架构的优势是仅靠器件比值确定电流工艺角影响大幅削弱缺点是正反馈环路稳定裕度需要仔细设计否则在上电过程中容易出现电流振铃。2.3 带隙基准偏置世界的“温度标尺”如果系统需要一个与温度基本无关的参考电压或者需要更高精度的偏置电压带隙基准Bandgap Reference是绕不开的。核心原理是把双极型晶体管的Vbe负温度系数约-1.7mV/K与热电压VT的加权和正温度系数相加利用合适的系数比将温度导数抵消到零附近。典型输出约为1.2V近似硅的带隙电压。带隙基准输出可以作为LDO的参考电压、ADC/DAC的满量程参考也能转换出后续所有模块需要的偏置电流。它的设计难点在于运放的失调电压、PTAT电流的匹配以及曲率补偿的精细度。对偏置产生电路来说带隙基准更像是“公共上游”从带隙基准引出一个带隙电流通过电阻转换再用电流镜分配给全芯片。2.4 三种架构的定位对比架构核心原理典型精度电源抑制温度特性复杂度适合场景单管恒流源外置电压Vgs电压近似±30%以上差跟随Vth和迁移率极低数字辅助偏置、粗略偏置电流镜外置高精度电阻参考电流等比镜像±5%电阻校准后中等取决于参考源低模块级偏置分配Widlar/自偏置电流源电流密度比电阻比值±5%~±10%中高PTAT或定制TC中片上主偏置电流带隙基准上游参考VbePTAT加权±1%~±3%高近似零温漂高电压参考/全芯片基准选型建议如果系统里有带隙基准那就优先从带隙基准的电流PTAT支路引出参考电流再镜像分配如果系统对功耗和面积极度敏感参考电流可以直接用Widlar自偏置来实现避免再单独为基准电路付出几百微安的功耗。后者的代价是绝对电流精度稍低但在很多PLL和SerDes场景里关键是“给各模块的电流比例要准”绝对电流偏差反而可以通过后级电路自动校准吸收掉。3. 一个5μA基准电流源的设计全流程从规格到仿真3.1 规格拆解与架构选择下面拿一个实际需求串一遍设计流程。假定项目是一个低功耗传感器信号链需要给多个模块分配偏置电流主偏置电流设定为5μA电源电压3.3V工作温度范围-40℃到125℃目标PVT下的电流总变化不超过±15%未修正片上功耗预算给这个偏置模块最多30μA。由于没有外部基准且面积紧张我用自偏置Beta倍乘结构来生成主电流然后用cascode电流镜做扇出。没有选择带隙基准的原因是这个传感器链路并不需要精准电压参考ADC的满量程可以由全局带隙统一给出而传感器运放只需要一个稳定的电流偏置即可。3.2 核心参数计算过驱动电压与宽长比推导Beta倍乘电流源的基本结构是上方两个PMOS组成1:1电流镜下方左边一个NMOS管M1接成二极管形式右边NMOS管M2的源极串联电阻R。电流相等时M1和M2的Vgs之差全部落在R上。把管子都设在亚阈值上方的强反型饱和区有[ I_{D1}I_{D2}I ]M1和M2的电流方程分别为[ I\frac{1}{2}\mu_nC_{ox}\frac{W_1}{L_1}(V_{GS1}-V_{TH})^2 ][ I\frac{1}{2}\mu_nC_{ox}\frac{W_2}{L_2}(V_{GS2}-V_{TH})^2I ]又因为M2的栅极与M1的漏极相连通过PMOS镜Vgs2 Vgs1 - I*R。代入并化简可以得到一个隐含方程[ \sqrt{\frac{2I}{\mu_nC_{ox}\cdot(W_2/L_2)}} I \cdot R \sqrt{\frac{2I}{\mu_nC_{ox}\cdot(W_1/L_1)}} ]为了解这个方程先定几个初值。工艺库中n管在ss工艺角、125℃下μnCox约为200μA/V²Vth约0.55V。为了让参与的管子都在饱和区设计时每管过驱动电压取200mV级别。取M1的尺寸为W/L 20/2单位μm此时M1的过驱动电压[ V_{OV1}\sqrt{\frac{2I}{\mu_nC_{ox}(W_1/L_1)}}\sqrt{\frac{2\times 5}{200\times 10}} 0.0707V ]这里发现过驱动偏小了管子容易进入亚阈值区线性度变差。需要调整。将M1尺寸改为W/L 5/2即2.5则[ V_{OV1}\sqrt{\frac{10}{200\times 2.5}}\sqrt{0.02}0.141V ]这个值比较合理。接下来令M2的W/L 5/2 × K。通常令K取4即M2宽长比为10这时M2的过驱动电压大约是M1的一半所以ΔVgs约为70~80mV。于是电阻上需要的压降就是这个差值。用公式算[ I\cdot R\sqrt{\frac{2I}{\mu_nC_{ox}(W_1/L_1)}}-\sqrt{\frac{2I}{\mu_nC_{ox}(W_2/L_2)}} ]代入I5μAμnCox200μA/V²W1/L12.5W2/L210[ V_{OV1}0.1414V,\quad V_{OV2}0.0707V ]所以I*R≈70.7mVR≈14.14kΩ。取标准值14kΩ。这个电阻实现时可以用两个7kΩ电阻串联来降低失配或直接用一个poly电阻。需要注意的是在ss/125℃条件下μnCox会下降过驱动电压变大ΔVgs也会变化所以最终电流在工艺角下会偏离5μA这是正常的只要落在±15%目标内即可。3.3 启动电路设计打破零电流简并态自偏置环路存在两个稳定平衡点一个是目标工作点两个管子都有电流另一个是零电流点整个环路没有电流PMOS镜、NMOS管栅压全为0系统稳定在“关机”状态。如果不加启动电路芯片上电后很可能什么都不会发生静态功耗为零看起来像没烧程序一样。工程上最常用的启动方案是注入法在某个关键节点通常是PMOS镜的栅极或NMOS镜的漏极放置一个“预充电”通路上电时先拉高或者拉低该节点强行让环路偏离零电流状态等环路进入正常工作点之后启动通路自动关断不影响稳态。例如在PMOS镜栅极和地之间串联一个长沟道NMOS启动管其栅极由电源分压偏置。上电时启动管导通把PMOS镜栅极下拉到地PMOS镜导通电流开始流动。当正常工作后镜像点的电压稳定在某个中间电位启动管的Vgs下降到不足以维持导通启动管关闭。设计时关键是处理两个时序启动管必须在电源建立过程中快速开启正常工作时启动管必须完全关闭不能给镜像点引入额外漏电。仿真时要跑最极端的慢上电斜率比如100μs从0到3.3V确认启动可靠。3.4 仿真验证清单不只是静态工作点偏置电路仿真不能只看DC工作点至少要跑完以下四类检查DC扫描扫描电源电压从2.7V到3.6V观察偏置电流变化。理想曲线应平缓PSRR至少达到60dB以上即电源变化1V电流变化小于1/1000。如果发现电流随电源明显上升说明电流镜输出阻抗不足需要加cascode。温度扫描从-40℃扫到125℃观察电流温漂。Beta倍乘结构天然输出PTAT趋势如果你的系统要求零温漂需要做一阶补偿或者在后续电流镜选择采用不同温度系数的电阻进行抵消。工艺角扫描跑FF/TT/SS/FS/SF五个角。SS下μnCox小、Vth大电流通常偏小FF下电流偏大。这时可以临时调整R的绝对值来拉回目标值但要注意R的绝对值误差会叠加进去。更精细的做法是加入3~5bit修调网络用开关控制电阻阵列。瞬态启动给电源施加不同的上电时间1us、10us、100us观察启动过程是否出现振铃、是否可靠启动、启动时间是否在预算内。如果启动出现幅度较大的阻尼振荡说明环路的相位裕度不够需要在节点补电容。蒙特卡洛仿真放在下一节与失配问题一起讲因为它的结果直接指导版图匹配策略。4. 镜像匹配的艺术失配分析、版图技法与蒙特卡洛仿真4.1 失配的统计本质Pelgrom定律说了什么电流镜的复制精度受制于器件之间无法消除的统计失配。Pelgrom定律给出了失配与面积之间的定量关系[ \sigma_{\Delta V_{TH}}\frac{A_{VTH}}{\sqrt{W\cdot L}},\quad \sigma_{\Delta(\mu C_{ox}\cdot W/L)}\frac{A_{\beta}}{\sqrt{W\cdot L}} ]也就是说阈值电压失配的标准差和面积平方根成反比。想要失配减半面积就要增大四倍。同时失配还和两个管子之间的距离相关距离越远梯度效应带来的系统失配越大。这里的A_VTH由工艺决定常见CMOS工艺中大约在3~10mV·μm的量级。举个例子如果A_VTH5mV·μm某对管子面积为4μm²那么ΔVth的σ约为2.5mV。为了把5μA基准电流镜的电流失配控制在±1%以内需要估算这对器件的等效Vgs-过驱动电压范围再反推最小面积。假设Vgs-Vth200mV那么2mV的Vth失配会造成约2%的电流失配小信号跨导特性即2mV/(2×(Vgs-Vth))。这时就需要把面积增大到16μm²以上或者采用更大的过驱动电压。4.2 版图层面的匹配措施有仿真经验的人都知道理想电路跑出来的蒙特卡洛曲线和流片实测之间往往还有差距因为版图才是失配真正发生的地方。下面是几条我在多个项目里验证过的关键版图做法共心对称布局对M1/M2这对核心管子拆成多指交叉排列interdigitation并且在两侧加dummy管保证边缘刻蚀环境一致。电流镜管子应围绕同一几何中心对称布置以抵消工艺梯度比如氧化层厚度的线性渐变。电阻匹配同样重要Beta倍乘结构的R1/R2如果不用同类型的poly电阻温度系数不一致温漂会很难看。同一段poly电阻分隔成相同几何尺寸的series组合并在两端加dummy电阻段吸收刻蚀偏差。注意金属走线IR压降电流镜的小电流支路可以忽略单根金属线的电阻但如果长距离跨模块镜像金属线会产生毫伏级压降直接变成Vgs误差。偏置走线尤其不能跟开关电流线共用长走线否则数字模块开关时会耦合回来形成电流扰动。建议偏置电流镜输出走线至少1μm宽度以上且做好地线屏蔽。阱电位设计PMOS在所有支路里尽量放在同一个N阱里并将阱电位连到各自源端或VDD避免体效应差异。若分布在不同阱里衬底偏置效应会让阈值电压不一致镜像比例就废了。4.3 蒙特卡洛仿真的正确打开方式很多人跑蒙特卡洛就只关心最终输出电流的标准差是否达标其实中间信息更值得看。我一般会把失配分为工艺角全局变化和本地失配两层分别跑第一层是process corner对整体电流的偏移这是全局性的可以通过修调中心值解决第二层是local mismatch导致的两两电流镜之间比例偏差这直接决定模块之间的电流平衡度。本地失配的蒙特卡洛建议单独抽出电流镜对固定输入参考电流看输出电流的标准差和正态分布的QQ图确认没有旁瓣和异常尾。若发现失配过大优先增大关键差分对管面积而不是盲目加大W/L——有些设计为了匹配把管子的W和L一起放大结果栅电容变大环路稳定性变差。正确做法是保持W/L不变把L和W按同样比例放大面积。5. 上电起不来仿真全绿但实测翻车——偏置电路调试实录5.1 简并状态的复现与判断自偏置电路流片后最常见的失效模式是“上电后模块不工作芯片输出全为随机噪声”。如果你怀疑是零电流简并态可以在仿真中用“IC0”的初始条件直接设置所有节点为0电压再跑瞬态看电路能否靠启动电路自行脱离。如果启动电路只在常态VDD下设计过那么在上电斜率特别慢、或者某个模块先行上电的情况下启动管可能在整个上电过程中都处于亚阈值区无法正确激活镜像最终导致偏置停留在零电流。解决方案通常有两种一种是把启动管的W/L增大使其上电过程始终能建立足够电流另一种是采用电源检测式的启动电路在电源电压低于某个阈值时持续将关键节点拉高/拉低等电源稳定后再释放。5.2 电流镜振荡被忽视的高频回路自偏置环路的正反馈属性意味着它本质上是一个可能振荡的系统。很多人只关心直流工作点忽略了环路在高频下的相位行为。电流镜结构中每个PMOS管的栅漏之间都存在寄生电容NMOS管也一样这些电容和跨导组合在一起形成一个具有增益的反馈回路。如果Hspice/Finesim的瞬态仿真中发现偏置电流在5μA附近出现高频振铃例如在10ns~50ns周期内反复振荡说明环路在几百MHz频段存在正反馈。解决办法是在镜像栅极节点增加几十fF到百fF的补偿电容或者在M1/M2管的源极加入小的源极退化电阻增大阻尼。需要注意的是补偿电容加在PMOS镜栅极上会影响启动时间加在NMOS侧更有利于相位裕度但也会影响噪声需要折中。5.3 实测温漂超差的排查链路如果设计时目标电流温漂控制在±10%实测发现超出很多不要急着怀疑电路原理先按以下顺序排查第一步确认测量探头接触点到芯片管脚之间的压降是否被万用表或源表正确补偿。Kelvin四线测量才能排除接触电阻和线阻影响。第二步确认芯片是否真的处于数据手册允许的工作区间。ESD保护二极管在某个温度区间漏电增大也会改变偏置电流的测量值。第三步排除测试座漏电。尤其是在高低温箱里测试PCB上的潮气结露会把泄露电流做上去微安级别的偏置电流最容易被污染。第四步回看版图。电流镜的两个关键电阻是否分别位于芯片温度梯度不同的区域大功耗模块靠近基准源时芯片表面会有几度的温差这会让镜像电流的温漂进一步恶化。解决方法是把基准源和电流镜布局在低功耗、地热源较远的位置必要时加隔离环。5.4 修调电阻阵列的微调策略最后补充一个实际量产时非常需要的技巧偏置电路里几乎总要留修调位。电阻修调的基本结构是串联一个开关电阻阵列每个bit控制一个小电阻是否接入常见做法是3到5个bit覆盖±20%范围步进2.5%。修调开关本身的导通电阻会影响阻值精度所以要尽量选择导通电阻极小的开关管或者在电阻上叠加校准位进行二次修正。量产测试的时候通常只测一个数字寄存器值能对应最接近目标电流的档位因此测试时间很短对成本控制很友好。在我做过的几个量产项目里偏置修调位的存在几乎成了标配。哪怕仿真时的极端角都通过了你也要考虑封装后引脚漏电、SMT回流焊造成的高温应力改变poly电阻阻值等现实因素。修调就是给这些不确定性兜底的保险丝。我自己的习惯是设计初期就把修调策略想好宁可多花一点面积也不要等MPW回片后再单独为偏置不准发一版改版那样无论时间还是流片成本都太伤。偏置产生电路确实不如放大器或PLL那样“显眼”但它决定了整颗芯片在下线后到底稳不稳。把偏置设计的PVT分析、电流镜匹配、启动逻辑和修调预留走一遍很多“串扰”“开机不工作”“温漂”的疑难杂症其实在设计阶段就能提前关掉。
模拟IC偏置产生电路设计：从电流镜到PVT稳定的完整指南
搞过模拟IC的人一定有过这种经历拿到一颗芯片功能模块都调通了板上测出来的静态电流却偏得离谱运放输出不在预期共模点ADC的INL曲线歪得像过山车。查来查去最后发现罪魁祸首是某个偏置支路的电流被工艺角拉走了30%。偏置产生电路Bias Generation Circuit在芯片里就是这么个角色——它不直接处理信号但每个晶体管的工作点都由它说了算。可以说没有靠谱的偏置后面所有的放大器、比较器、振荡器全是空中楼阁。这篇文章我不会泛泛讲教科书上的偏置概念而是把Bias Circuit从原理、架构选型到具体设计步骤、版图匹配、调试踩坑完整串一遍重点放在那些仿真器不会直接告诉你、但流片后一定会找上门的问题。适合刚入门模拟设计的学生、正在做运放/比较器/ADC项目的工程师以及想系统补一遍偏置电路知识的朋友。读完你可以直接照着思路做自己的偏置生成模块。1. 偏置电路的职责边界芯片里的“隐形生命线”1.1 偏置到底在偏什么先建立一个基本认知偏置电路的任务是给芯片内部所有需要“静态工作点”的晶体管提供确定的栅极电压或源漏电流。放大器需要尾电流源提供稳定的直流电流差分对需要合适的共模电压让所有管子待在饱和区振荡器需要恒定的电流来决定充放电速率甚至数字电路的I/O接收端也需要一个参考阈值来判决高低电平。这些需求背后共同指向三件事电压、电流、温度特性。在开发早期很多初学设计者会觉得偏置极其简单——用分压电阻拉一个电压出来接在某个管子栅上不就完了如果电阻精度可以保证电源纹波又小这套方案确实能跑。但问题恰恰出在“精度”和“稳定”这两个词上。片上电阻的绝对阻值误差通常高达±20%而MOSFET阈值电压在不同工艺角下的漂移可以达到±50mV甚至更高。这意味着用固定电压去偏置一个晶体管最终得到的电流可能与设计目标偏差数倍。偏置电路真正要解决的是在工艺偏差、温度变化、电源波动PVT这三个维度下尽可能输出一个“不随外界改变”的电流或电压。1.2 为什么不做成分压电阻了事有人会问我外接一个高精度电阻或者用芯片内部的修调trimming技术把电阻校准到误差1%不就能解决了吗这在特定场景确实可行比如某些基准源芯片在外围Pin上接了精密的低温度系数电阻来做设定。但对大多数SoC和信号链芯片来说外部电阻意味着多两个引脚、多两颗物料、多一些PCB寄生内部修调则增加了测试时间和封装成本。这些成本在消费电子大批量出货时会非常敏感。更本质的原因在于分压电阻给出的是一个“绝对电压”而MOSFET的电流取决于Vgs和Vth的差值。哪怕电阻做到零误差Vth在不同批次之间就会漂几十毫伏。真正理性的方案是把偏置做成“自参考”结构——让输出电流由器件参数的比值决定而不是由绝对电压决定。芯片工艺最擅长的事情就是匹配两个相邻的电阻阻值比值可以做到0.1%误差两个相邻的晶体管Vth差可以控制在几毫伏以内。所以你会发现所有经典偏置电路的共同点都是“基于比例工作”电阻比例、晶体管比例、电流密度比例。1.3 偏置拓扑的最终目标从系统层面看一个好的偏置产生电路应该满足以下几个约束确定性在给定工艺角、电压、温度PVT条件下输出电流或电压可预测不出现离群值。电源抑制电源电压纹波或缓慢漂移时偏置输出基本不变。温度行为要么近似零温漂要么按照系统需求呈现特定的温度系数例如某些偏置电流希望随温度升高而增大以补偿电路速度的下降。可启动性无论上电瞬间处于什么状态电路都能从零状态可靠进入正常工作点而不是锁死在某个零电流点。可复制性一套偏置产生电路能通过电流镜结构给全芯片几十个模块提供各自的偏置电流并且各支路之间的失配可控。说完目标接下来看实现手段。2. 从单管到自偏置三类主流偏置架构的选型逻辑2.1 单管恒流源和经典电流镜最基础但最值得吃透最简单的恒流源就是一个NMOS管串联到电源和地之间栅极接固定电压Vg。设管子工作在饱和区电流满足平方律公式[ I_D\frac{1}{2}\mu_nC_{ox}\frac{W}{L}(V_{GS}-V_{TH})^2(1\lambda V_{DS}) ]只要Vg产生电路能提供稳定的电压I_D就基本稳定。但前面的分析已经指出绝对Vgs很难稳定所以这个结构只能作为“给某个管子提供一个大致工作点”的低精度方案很少直接用来做基准电流。真正的基础是电流镜。两个同种类型、同衬底的MOS管共享相同的Vgs如果尺寸一样它们的饱和电流应该一样。镜像关系写成[ I_{OUT}I_{REF}\cdot\frac{(W/L){OUT}}{(W/L){REF}} ]电流镜最大的好处是把“稳定一个电流”转化为“稳定一个参考电流”而参考电流我们可以通过外置高精度电阻、或者通过自偏置结构产生。在片内偏置网络里一个高精度主电流源后面接一大排电流镜就能同时给LNA、混频器、PLL等多个模块供电各支路的电流按W/L比值分配设计和校准都方便。不过基本电流镜在短沟道工艺下的精度会明显下降原因是沟道长度调制效应λ项会让不同Vds的管子电流显著不同输出阻抗不够大。解决方法是级联cascode结构在输出管和输入管上各自叠加一个共源共栅管把所有下拉/上拉晶体管的Vds钳位到接近相等的水平从而恢复镜子的复制精度。选用cascode结构时需注意留够电压余量headroom低电源电压下可能要牺牲部分摆幅去换匹配精度。2.2 Widlar电流源与自偏置环路为什么电阻比例比电阻绝对值可靠常规电流镜用电阻设定参考电流时绝对阻值误差会直接传递到电流上。Widlar电流源则换了一个思路。它的两个源极之间串了一个电阻R利用两个晶体管的Vgs之差在R上产生压降从而形成电流。对于Widlar结构[ \Delta V_{GS}V_{GS1}-V_{GS2}V_T\ln\left(\frac{I_{C1}/A_1}{I_{C2}/A_2}\right) ]这个电压差由热电压VT和电流密度比决定。只要两个管子紧邻放置、版图匹配到位VT对温度呈正温度系数0.085mV/KPTAT行为天然产生。电阻上的电流就等于ΔVgs/RR的绝对值仍然有±20%误差但如果你把设计做成两个电阻的比值比如让R18R2那么电流误差只取决于比值误差约±1%而不是绝对值误差。这就是“基于比例工作”的精髓。更完整的自偏置电流源通常叫Beta倍乘或自举电流源用PMOS电流镜强制两个支路电流相等再通过一个源极负反馈电阻产生ΔVgs整个环路不需要外部参考。环路自身有“零电流”和“正常电流”两个平衡点因此必须配套启动电路。这种架构的优势是仅靠器件比值确定电流工艺角影响大幅削弱缺点是正反馈环路稳定裕度需要仔细设计否则在上电过程中容易出现电流振铃。2.3 带隙基准偏置世界的“温度标尺”如果系统需要一个与温度基本无关的参考电压或者需要更高精度的偏置电压带隙基准Bandgap Reference是绕不开的。核心原理是把双极型晶体管的Vbe负温度系数约-1.7mV/K与热电压VT的加权和正温度系数相加利用合适的系数比将温度导数抵消到零附近。典型输出约为1.2V近似硅的带隙电压。带隙基准输出可以作为LDO的参考电压、ADC/DAC的满量程参考也能转换出后续所有模块需要的偏置电流。它的设计难点在于运放的失调电压、PTAT电流的匹配以及曲率补偿的精细度。对偏置产生电路来说带隙基准更像是“公共上游”从带隙基准引出一个带隙电流通过电阻转换再用电流镜分配给全芯片。2.4 三种架构的定位对比架构核心原理典型精度电源抑制温度特性复杂度适合场景单管恒流源外置电压Vgs电压近似±30%以上差跟随Vth和迁移率极低数字辅助偏置、粗略偏置电流镜外置高精度电阻参考电流等比镜像±5%电阻校准后中等取决于参考源低模块级偏置分配Widlar/自偏置电流源电流密度比电阻比值±5%~±10%中高PTAT或定制TC中片上主偏置电流带隙基准上游参考VbePTAT加权±1%~±3%高近似零温漂高电压参考/全芯片基准选型建议如果系统里有带隙基准那就优先从带隙基准的电流PTAT支路引出参考电流再镜像分配如果系统对功耗和面积极度敏感参考电流可以直接用Widlar自偏置来实现避免再单独为基准电路付出几百微安的功耗。后者的代价是绝对电流精度稍低但在很多PLL和SerDes场景里关键是“给各模块的电流比例要准”绝对电流偏差反而可以通过后级电路自动校准吸收掉。3. 一个5μA基准电流源的设计全流程从规格到仿真3.1 规格拆解与架构选择下面拿一个实际需求串一遍设计流程。假定项目是一个低功耗传感器信号链需要给多个模块分配偏置电流主偏置电流设定为5μA电源电压3.3V工作温度范围-40℃到125℃目标PVT下的电流总变化不超过±15%未修正片上功耗预算给这个偏置模块最多30μA。由于没有外部基准且面积紧张我用自偏置Beta倍乘结构来生成主电流然后用cascode电流镜做扇出。没有选择带隙基准的原因是这个传感器链路并不需要精准电压参考ADC的满量程可以由全局带隙统一给出而传感器运放只需要一个稳定的电流偏置即可。3.2 核心参数计算过驱动电压与宽长比推导Beta倍乘电流源的基本结构是上方两个PMOS组成1:1电流镜下方左边一个NMOS管M1接成二极管形式右边NMOS管M2的源极串联电阻R。电流相等时M1和M2的Vgs之差全部落在R上。把管子都设在亚阈值上方的强反型饱和区有[ I_{D1}I_{D2}I ]M1和M2的电流方程分别为[ I\frac{1}{2}\mu_nC_{ox}\frac{W_1}{L_1}(V_{GS1}-V_{TH})^2 ][ I\frac{1}{2}\mu_nC_{ox}\frac{W_2}{L_2}(V_{GS2}-V_{TH})^2I ]又因为M2的栅极与M1的漏极相连通过PMOS镜Vgs2 Vgs1 - I*R。代入并化简可以得到一个隐含方程[ \sqrt{\frac{2I}{\mu_nC_{ox}\cdot(W_2/L_2)}} I \cdot R \sqrt{\frac{2I}{\mu_nC_{ox}\cdot(W_1/L_1)}} ]为了解这个方程先定几个初值。工艺库中n管在ss工艺角、125℃下μnCox约为200μA/V²Vth约0.55V。为了让参与的管子都在饱和区设计时每管过驱动电压取200mV级别。取M1的尺寸为W/L 20/2单位μm此时M1的过驱动电压[ V_{OV1}\sqrt{\frac{2I}{\mu_nC_{ox}(W_1/L_1)}}\sqrt{\frac{2\times 5}{200\times 10}} 0.0707V ]这里发现过驱动偏小了管子容易进入亚阈值区线性度变差。需要调整。将M1尺寸改为W/L 5/2即2.5则[ V_{OV1}\sqrt{\frac{10}{200\times 2.5}}\sqrt{0.02}0.141V ]这个值比较合理。接下来令M2的W/L 5/2 × K。通常令K取4即M2宽长比为10这时M2的过驱动电压大约是M1的一半所以ΔVgs约为70~80mV。于是电阻上需要的压降就是这个差值。用公式算[ I\cdot R\sqrt{\frac{2I}{\mu_nC_{ox}(W_1/L_1)}}-\sqrt{\frac{2I}{\mu_nC_{ox}(W_2/L_2)}} ]代入I5μAμnCox200μA/V²W1/L12.5W2/L210[ V_{OV1}0.1414V,\quad V_{OV2}0.0707V ]所以I*R≈70.7mVR≈14.14kΩ。取标准值14kΩ。这个电阻实现时可以用两个7kΩ电阻串联来降低失配或直接用一个poly电阻。需要注意的是在ss/125℃条件下μnCox会下降过驱动电压变大ΔVgs也会变化所以最终电流在工艺角下会偏离5μA这是正常的只要落在±15%目标内即可。3.3 启动电路设计打破零电流简并态自偏置环路存在两个稳定平衡点一个是目标工作点两个管子都有电流另一个是零电流点整个环路没有电流PMOS镜、NMOS管栅压全为0系统稳定在“关机”状态。如果不加启动电路芯片上电后很可能什么都不会发生静态功耗为零看起来像没烧程序一样。工程上最常用的启动方案是注入法在某个关键节点通常是PMOS镜的栅极或NMOS镜的漏极放置一个“预充电”通路上电时先拉高或者拉低该节点强行让环路偏离零电流状态等环路进入正常工作点之后启动通路自动关断不影响稳态。例如在PMOS镜栅极和地之间串联一个长沟道NMOS启动管其栅极由电源分压偏置。上电时启动管导通把PMOS镜栅极下拉到地PMOS镜导通电流开始流动。当正常工作后镜像点的电压稳定在某个中间电位启动管的Vgs下降到不足以维持导通启动管关闭。设计时关键是处理两个时序启动管必须在电源建立过程中快速开启正常工作时启动管必须完全关闭不能给镜像点引入额外漏电。仿真时要跑最极端的慢上电斜率比如100μs从0到3.3V确认启动可靠。3.4 仿真验证清单不只是静态工作点偏置电路仿真不能只看DC工作点至少要跑完以下四类检查DC扫描扫描电源电压从2.7V到3.6V观察偏置电流变化。理想曲线应平缓PSRR至少达到60dB以上即电源变化1V电流变化小于1/1000。如果发现电流随电源明显上升说明电流镜输出阻抗不足需要加cascode。温度扫描从-40℃扫到125℃观察电流温漂。Beta倍乘结构天然输出PTAT趋势如果你的系统要求零温漂需要做一阶补偿或者在后续电流镜选择采用不同温度系数的电阻进行抵消。工艺角扫描跑FF/TT/SS/FS/SF五个角。SS下μnCox小、Vth大电流通常偏小FF下电流偏大。这时可以临时调整R的绝对值来拉回目标值但要注意R的绝对值误差会叠加进去。更精细的做法是加入3~5bit修调网络用开关控制电阻阵列。瞬态启动给电源施加不同的上电时间1us、10us、100us观察启动过程是否出现振铃、是否可靠启动、启动时间是否在预算内。如果启动出现幅度较大的阻尼振荡说明环路的相位裕度不够需要在节点补电容。蒙特卡洛仿真放在下一节与失配问题一起讲因为它的结果直接指导版图匹配策略。4. 镜像匹配的艺术失配分析、版图技法与蒙特卡洛仿真4.1 失配的统计本质Pelgrom定律说了什么电流镜的复制精度受制于器件之间无法消除的统计失配。Pelgrom定律给出了失配与面积之间的定量关系[ \sigma_{\Delta V_{TH}}\frac{A_{VTH}}{\sqrt{W\cdot L}},\quad \sigma_{\Delta(\mu C_{ox}\cdot W/L)}\frac{A_{\beta}}{\sqrt{W\cdot L}} ]也就是说阈值电压失配的标准差和面积平方根成反比。想要失配减半面积就要增大四倍。同时失配还和两个管子之间的距离相关距离越远梯度效应带来的系统失配越大。这里的A_VTH由工艺决定常见CMOS工艺中大约在3~10mV·μm的量级。举个例子如果A_VTH5mV·μm某对管子面积为4μm²那么ΔVth的σ约为2.5mV。为了把5μA基准电流镜的电流失配控制在±1%以内需要估算这对器件的等效Vgs-过驱动电压范围再反推最小面积。假设Vgs-Vth200mV那么2mV的Vth失配会造成约2%的电流失配小信号跨导特性即2mV/(2×(Vgs-Vth))。这时就需要把面积增大到16μm²以上或者采用更大的过驱动电压。4.2 版图层面的匹配措施有仿真经验的人都知道理想电路跑出来的蒙特卡洛曲线和流片实测之间往往还有差距因为版图才是失配真正发生的地方。下面是几条我在多个项目里验证过的关键版图做法共心对称布局对M1/M2这对核心管子拆成多指交叉排列interdigitation并且在两侧加dummy管保证边缘刻蚀环境一致。电流镜管子应围绕同一几何中心对称布置以抵消工艺梯度比如氧化层厚度的线性渐变。电阻匹配同样重要Beta倍乘结构的R1/R2如果不用同类型的poly电阻温度系数不一致温漂会很难看。同一段poly电阻分隔成相同几何尺寸的series组合并在两端加dummy电阻段吸收刻蚀偏差。注意金属走线IR压降电流镜的小电流支路可以忽略单根金属线的电阻但如果长距离跨模块镜像金属线会产生毫伏级压降直接变成Vgs误差。偏置走线尤其不能跟开关电流线共用长走线否则数字模块开关时会耦合回来形成电流扰动。建议偏置电流镜输出走线至少1μm宽度以上且做好地线屏蔽。阱电位设计PMOS在所有支路里尽量放在同一个N阱里并将阱电位连到各自源端或VDD避免体效应差异。若分布在不同阱里衬底偏置效应会让阈值电压不一致镜像比例就废了。4.3 蒙特卡洛仿真的正确打开方式很多人跑蒙特卡洛就只关心最终输出电流的标准差是否达标其实中间信息更值得看。我一般会把失配分为工艺角全局变化和本地失配两层分别跑第一层是process corner对整体电流的偏移这是全局性的可以通过修调中心值解决第二层是local mismatch导致的两两电流镜之间比例偏差这直接决定模块之间的电流平衡度。本地失配的蒙特卡洛建议单独抽出电流镜对固定输入参考电流看输出电流的标准差和正态分布的QQ图确认没有旁瓣和异常尾。若发现失配过大优先增大关键差分对管面积而不是盲目加大W/L——有些设计为了匹配把管子的W和L一起放大结果栅电容变大环路稳定性变差。正确做法是保持W/L不变把L和W按同样比例放大面积。5. 上电起不来仿真全绿但实测翻车——偏置电路调试实录5.1 简并状态的复现与判断自偏置电路流片后最常见的失效模式是“上电后模块不工作芯片输出全为随机噪声”。如果你怀疑是零电流简并态可以在仿真中用“IC0”的初始条件直接设置所有节点为0电压再跑瞬态看电路能否靠启动电路自行脱离。如果启动电路只在常态VDD下设计过那么在上电斜率特别慢、或者某个模块先行上电的情况下启动管可能在整个上电过程中都处于亚阈值区无法正确激活镜像最终导致偏置停留在零电流。解决方案通常有两种一种是把启动管的W/L增大使其上电过程始终能建立足够电流另一种是采用电源检测式的启动电路在电源电压低于某个阈值时持续将关键节点拉高/拉低等电源稳定后再释放。5.2 电流镜振荡被忽视的高频回路自偏置环路的正反馈属性意味着它本质上是一个可能振荡的系统。很多人只关心直流工作点忽略了环路在高频下的相位行为。电流镜结构中每个PMOS管的栅漏之间都存在寄生电容NMOS管也一样这些电容和跨导组合在一起形成一个具有增益的反馈回路。如果Hspice/Finesim的瞬态仿真中发现偏置电流在5μA附近出现高频振铃例如在10ns~50ns周期内反复振荡说明环路在几百MHz频段存在正反馈。解决办法是在镜像栅极节点增加几十fF到百fF的补偿电容或者在M1/M2管的源极加入小的源极退化电阻增大阻尼。需要注意的是补偿电容加在PMOS镜栅极上会影响启动时间加在NMOS侧更有利于相位裕度但也会影响噪声需要折中。5.3 实测温漂超差的排查链路如果设计时目标电流温漂控制在±10%实测发现超出很多不要急着怀疑电路原理先按以下顺序排查第一步确认测量探头接触点到芯片管脚之间的压降是否被万用表或源表正确补偿。Kelvin四线测量才能排除接触电阻和线阻影响。第二步确认芯片是否真的处于数据手册允许的工作区间。ESD保护二极管在某个温度区间漏电增大也会改变偏置电流的测量值。第三步排除测试座漏电。尤其是在高低温箱里测试PCB上的潮气结露会把泄露电流做上去微安级别的偏置电流最容易被污染。第四步回看版图。电流镜的两个关键电阻是否分别位于芯片温度梯度不同的区域大功耗模块靠近基准源时芯片表面会有几度的温差这会让镜像电流的温漂进一步恶化。解决方法是把基准源和电流镜布局在低功耗、地热源较远的位置必要时加隔离环。5.4 修调电阻阵列的微调策略最后补充一个实际量产时非常需要的技巧偏置电路里几乎总要留修调位。电阻修调的基本结构是串联一个开关电阻阵列每个bit控制一个小电阻是否接入常见做法是3到5个bit覆盖±20%范围步进2.5%。修调开关本身的导通电阻会影响阻值精度所以要尽量选择导通电阻极小的开关管或者在电阻上叠加校准位进行二次修正。量产测试的时候通常只测一个数字寄存器值能对应最接近目标电流的档位因此测试时间很短对成本控制很友好。在我做过的几个量产项目里偏置修调位的存在几乎成了标配。哪怕仿真时的极端角都通过了你也要考虑封装后引脚漏电、SMT回流焊造成的高温应力改变poly电阻阻值等现实因素。修调就是给这些不确定性兜底的保险丝。我自己的习惯是设计初期就把修调策略想好宁可多花一点面积也不要等MPW回片后再单独为偏置不准发一版改版那样无论时间还是流片成本都太伤。偏置产生电路确实不如放大器或PLL那样“显眼”但它决定了整颗芯片在下线后到底稳不稳。把偏置设计的PVT分析、电流镜匹配、启动逻辑和修调预留走一遍很多“串扰”“开机不工作”“温漂”的疑难杂症其实在设计阶段就能提前关掉。