填空一、计算机系统概论1.计算机系统计算机系统 硬件系统 软件系统硬件是物质基础软件是功能载体2.冯诺依曼计算机硬件五大组成包括控制器、运算器、存储器、输入设备和输出设备3.Inter 8086Inter 8086是1978年推出的全球首款16位微处理器二、数据的表示和运算1.码距码距是指任意两个合法编码之间最少的不同二进制位的数量011 与 111 二进制位数不同的只有一个所以他们的这个码距为12.定点小数补码计算负数补码 反码 1-0.1010的原码是 1.1010 ,反码为1.0101补码为1.01103.8位定点整数对于负数符号位占一个原码求反码时符号位不动其余位数按位取反的补码是反码1对于正数正数的原码、反码、补码“三码合一”-27的补码27 的原码00011011-27的原码10011011-27的反码11100100-27的补码11100100 1 111001014.8421BCD码每4位二进制对应1位十进制数5.补码核心特征补码减法运算可转换为补码加法运算[A - B]补 [A]补 [B] 补6.十六进制数十六进制数每一位对应4位二进制数7.原码中0的表示形式原码中0的有两种表示0符号位0数值位全0-0符号位1数值位全08.浮点数规格化浮点数规格化中,尾数右移小数点前移一位相当于数值除以2为保持真值不变阶码需要加1三、存储器层次结构1.Cache三种映射方式Cache的三种经典映射方式全相联映射、直接映射、组相联映射组相联映射是前两种的折中兼顾命中率与实现复杂度2.DRAM存储器的刷新方式DRAM三种经典刷新方式集中式、分散式、异步式DRAM依靠电容存储电荷电容漏电会导致数据丢失因此必须定期刷新3.存储器的三大核心需求存储器的三大核心需求容量大、速度快、成本低三者无法同时满足多级存储器体系寄存器-Cache-主存-外存通过分层设计平衡三者的矛盾4.Cache在存储层次结构中Cache位于CPU和主存之间利用局部性原理缓解CPU与主存的速度差5.双端口存储器、多模块交叉存储器双端口存储器通过两套独立的读写电路实现并行访问属于空间并行技术多模块交叉存储器通过多个 存储体分时交错访问属于时间并行技术6.闪速存储器flash闪速存储器属于非易失性存储器断点后数据不丢失四、指令系统1.标准指令格式标准指令格式操作码指明操作类型地址码指明操作数或其地址2.地址数指令格式中地址码字段的个数称为地址数按地址码个数指令可以分为零地址、一地址、二地址、三地址指令3.程序控制类指令的功能程序控制类指令通过修改PC值改变指令执行流向实现分支、循环、调用等功能4.寻址方式立即寻址操作数直接包含在指令中取指时同时获得操作数直接寻址指令中给出操作数的主存地址按地址访存获取操作数五、中央处理器CPU1.CPU的四大核心功能CPU的四大核心功能指令控制控制指令执行顺序、操作控制产生微操作信号、时间控制控制操作时序、数据加工完成运算处理2.CPU的指令执行流程CPU的指令执行流程取指、译码、执行、写回3.微程序微程序固化在CPU内部的控制存储器CM中属于只读存储器不占用主存空间4.控制器的三大组成控制器的三大组成指令部件PC、IR、译码器、时序部件、微操作形成部件5.相容性微操作、相斥性微操作按能否并行执行微操作可以分为两类相容性微操作可并行、相斥性微操作不可并行6.堆栈堆栈遵循先进后出原则天然适配中断嵌套场景是中断现场保护的标准方式7.中断周期硬件自动完成三个核心操作保护程序断点保存断点到栈、硬件关中断关中断保证响应过程不被打断、向量地址送至PC将向量地址送入PC以转入中断服务程序8.提升运算器速度的并行技术提升运算器速度的并行技术先行进位解决串行进位延迟、阵列乘除法、运算流水线9.运算器总线结构运算器总线结构按总线数量分为三类单总线结构、双总线结构、三总线结构总线结构越多并行传输能力越强结构越复杂六、总线系统1.总线仲裁按电路位置分类总线仲裁按电路位置分类集中式仲裁仲裁电路集中在一处、分布式仲裁仲裁逻辑分布在各设备之间2.集中式总线仲裁三种方式链式查询、计数器定时查询、独立请求方式3.总线完整操作周期总线申请与仲裁、寻址、数据传输、总线释放七、输入输出系统1.I/O与主机交换信息的控制方式程序查询方式CPU全程轮询外设与CPU串行工作效率最低中断方式外设准备就绪后通知CPUCPU仅在服务时参与外设与CPU并行数据传送仍由CPU执行传送过程与主机串行DMA方式数据传送由硬件完成传送全程与主程序并行CPU开销最小2.I/O控制方式按CPU参与程度从高到低依次为程序查询方式、程序中断方式、DMA方式、通道方式、外围处理机方式3.DMA方式的核心直接在主存与外设之间建立数据通路传送过程无需CPU参与4.I/O接口核心功能I/O接口的核心功能数据缓冲、数据格式转换、电平匹配、地址译码、命令与状态传递判断一、计算机系统概论1.冯诺依曼体系核心特征指令和数据采用二进制数以同等地位存放在同一存储器中按地址顺序访问2.硬件硬件是计算机的物质基础软件必须依托硬件才能运行二者缺一不可3.计算机的运行速度计算机的速度受主频、指令系统、流水线效率、缓存容量、核心数等多因素共同影响主频并不是唯一决定因素4.机器性能机器性能由主频、架构、缓存、指令效率等多因素共同决定主频高不代表性能一定强二、数据的表示和运算1.正数正数的原码、反码、补码的表示完全一致2.浮点数阶码位数决定数值表示范围尾数位数决定数值精度浮点数尾数可采用原码或补码表示补码更便于规格化运算和符号处理并非只能用原码定点数表示范围有限浮点数通过阶码尾数的格式在相同字长下大幅扩大数值表示范围3.计算机字代表指令的字称为指令字代表数据的字称为数据字4.零原码中0有0和-0两种表示补码中0表示唯一5.校验码增加冗余校验码可以增大编码的码距从而具备检错或纠错的能力三、存储器层次结构1.引入Cache引入Cache的目的是提高访存速度解决CPU与主存速度不匹配问题与扩大存储容量无关2.Cache命中率Cache命中率越高CPU访问慢速主存的次数越少平均访存时间越短系统整体性能越好3.微程序微程序存放在CPU内部的控制存储器中不属于主存空间4.CPUCPU只能直接访问内存和寄存器硬盘属于外存必须先将数据调入内存才能被CPU访问5.多体交叉存储器多体交叉存储器主要目的是提升存储器的访问带宽通过分时交错访问提升吞吐率而不是扩充容量四、指令系统1.指令指令分为定长指令和变长指令变长指令长度不固定可节省存储空间2.相对寻址的有效地址相对寻址有效地址公式pc内容位移量EA (PC)形式地址A3.多种寻址方式多种寻址方式可通过短地址字段访问大空间适配不同编程场景提升灵活性4.RISC精简指令集RISC核心设计思想是简化指令系统、减少指令数量与复杂度配合流水线提升执行效率五、中央处理器CPU1.程序计数器PC程序计数器存放下一条待执行指令的地址当前指令存放在指令寄存器中2.微指令的执行速度一条机器指令对应一段微程序多条微指令单条微指令仅需要一个时钟周期即可执行执行速度远快于完整的机器指令3.流水线冒险流水线三类经典冒险冲突结构冒险资源冒险、数据冒险数据冒险、控制冒险分支相关4.时序发生器时序部件其核心功能是产生各级时序信号控制CPU各部件按时间节拍有序工作5.中断优先级中断优先级可通过软件设置中断屏蔽字动态修改并非完全由硬件固定6.流水线技术流水线是时间并行技术将指令执行后拆分为多个阶段同一时刻可重叠处理多条指令7.微操作微操作是计算机硬件最底层的操作是构成指令功能的最小单元由微命令控制执行8.指令寄存器和地址寄存器存放当前指令码、用于译码的是指令寄存器IR地址寄存器AR用于存放访存地址9.时钟周期时钟周期是CPU最小时序单位最大时间单位是指令周期六、总线系统1.总线结构单总线结构所有部件挂载在同一组总线上结构简单、成本低、易于扩展、但总线冲突多、利用率受限双总线结构分离了不同流量的传输通路支持更多并行传输场景总线利用率和吞吐率高于单总线结构2.计数器定时查询方式计数器定时查询方式中计数起始位置决定了设备的优先顺序修改计数初始值即可动态调整优先级3.异步通信同步通信采用统一时钟信号异步通信通过握手应答协调没有统一时钟七、输入输出系统1.DMA方式DMA方式下数据传送由DMA控制器接管总线完成传送过程无需CPU干预仅在传送前后需要CPU做初始化和收尾处理
