1. 双供电切换的工程痛点与方案选型做过便携设备硬件的人大概都有过这种经历板子上同时挂了Type-C接口和锂电池插上Type-C的时候想让Type-C供电拔掉的时候自动切到电池听起来逻辑简单得不行但实际调起来电压跌落、倒灌、切换抖动各种问题全冒出来了。我自己在做一个手持数据采集终端的时候就踩过这个坑当时用了一颗普通的肖特基二极管做ORing结果电池供电时负载端电压只有3.6V出头后级LDO直接掉出稳压区MCU反复复位现场调试的时候整个人都是懵的。这个问题的本质是什么Type-C和锂电池双供电切换核心诉求就三个第一两路电源不能互相倒灌Type-C插着的时候不能给锂电池充电除非你专门设计了充电电路电池也不能往Type-C口倒送电第二切换过程要平滑不能出现明显的电压跌落导致后级电路复位或异常第三静态功耗要低电池长期挂载时切换电路本身的漏电流要尽可能小否则电池放几天就亏电了。常见的方案有几种。最简单的是用两颗肖特基二极管做ORing阳极分别接Type-C的VBUS和锂电池正极阴极并在一起输出。这个方案优点是极其简单、成本低、天然防倒灌但缺点也很明显——肖特基二极管有正向压降典型值在0.3V到0.5V之间大电流下甚至更高。锂电池电压范围一般是3.0V到4.2V减去二极管压降之后负载端最高也就3.7V到3.9V对于需要3.3V稳定供电的系统来说余量非常紧张而且电池快没电的时候3.0V减去0.3V只有2.7V后级根本没法工作。另一种方案是用PMOS做理想二极管利用PMOS的体二极管先导通、然后沟道导通来降低压降。PMOS导通时压降可以做到几十毫伏甚至更低基本可以忽略不计。但PMOS做ORing需要额外的控制电路而且如果控制逻辑没设计好容易出现两个PMOS同时导通导致倒灌的问题。我最终选择的方案是Type-C路径用肖特基二极管、锂电池路径用PMOS的混合方案。为什么这么选因为Type-C的VBUS电压通常是5V即使减去肖特基的0.3V到0.4V压降还有4.6V以上完全够后级使用。而锂电池电压本身就低必须用PMOS来把压降降到最低。这样各取所长既保证了Type-C路径的简单可靠又保证了电池路径的高效率。注意这里说的Type-C供电是指Type-C接口作为纯电源输入不涉及USB PD协议协商。如果你的设备需要PD快充那VBUS电压可能是9V、12V甚至更高肖特基的压降就更不是问题了但后级需要能承受对应电压。1.1 为什么不用NMOS做电池路径的开关很多人第一反应是NMOS便宜、导通电阻低为什么不用NMOS原因在于NMOS做高边开关需要栅极电压高于源极电压而源极接的是负载端栅极需要比负载端高出Vgs(th)才能导通。在电池供电的场景下你没有更高的电压来驱动栅极除非加自举电路或者电荷泵这就把电路复杂度拉上去了。PMOS的栅极只需要拉到比源极低一个Vgs(th)就能导通而源极接电池正极栅极拉到地就能完全导通驱动极其简单。NMOS和PMOS的核心区别就在于载流子类型和导通条件。NMOS是电子导电栅极电压高于源极一定值Vgs Vgs(th)时导通PMOS是空穴导电栅极电压低于源极一定值Vgs Vgs(th)注意Vgs(th)对PMOS来说是负值时导通。所以在高边开关应用中PMOS天然比NMOS好驱动。1.2 肖特基二极管在Type-C路径中的角色肖特基二极管的核心优势是低正向压降和快速开关速度。普通硅二极管正向压降在0.7V左右肖特基可以做到0.3V到0.5V而且反向恢复时间极短几乎可以忽略。在Type-C路径上用肖特基一方面是利用它的单向导通特性防止电流从负载端倒灌回Type-C口另一方面是利用它的低圧降减少功率损耗。选肖特基的时候要关注几个参数正向压降VF、反向漏电流IR、反向耐压VR、正向电流IF。VF越低越好但通常VF低的肖特基反向漏电流会大一些这是一个权衡。反向耐压要留足余量Type-C VBUS是5V选20V或30V耐压的肖特基就绰绰有余。正向电流要根据负载最大电流来选一般留1.5倍到2倍余量。2. 电路原理深度拆解与关键参数计算整个双供电切换电路的核心逻辑可以用一句话概括Type-C插入时Type-C路径的肖特基导通同时PMOS的栅极被拉高导致PMOS关断电池不供电Type-C拔出时PMOS栅极被拉低PMOS导通电池供电。听起来简单但实现这个逻辑需要仔细设计栅极控制网络。2.1 PMOS开关电路的工作原理先来看PMOS的基本导通条件。对于P沟道MOSFET源极接高电位漏极接低电位相对于源极当栅极电压低于源极电压一个阈值Vgs(th)的绝对值时沟道形成PMOS导通。在电池路径中PMOS的源极接锂电池正极漏极接负载端栅极通过一个电阻网络控制。当Type-C没有插入时栅极通过下拉电阻接地Vgs 0V - VBAT -VBAT对于3.7V的锂电池来说Vgs -3.7V远低于大多数PMOS的阈值电压典型值-1V到-2VPMOS完全导通导通电阻Rds(on)通常在几十毫欧级别压降可以忽略。当Type-C插入时VBUS为5V这个电压通过一个电阻分压网络或者直接通过一个二极管加到PMOS的栅极上使栅极电压接近5V。此时Vgs 5V - VBAT 5V - 3.7V 1.3V对于PMOS来说是正值远大于阈值电压PMOS完全关断。同时Type-C路径的肖特基二极管正向导通负载由Type-C供电。这里有一个关键细节PMOS的栅极电压不能超过其最大栅源电压Vgs(max)。大多数PMOS的Vgs(max)在±20V左右5V的栅极电压完全没问题。但如果你的Type-C支持PD快充VBUS可能到20V那就需要额外的稳压或者分压电路来保护栅极。2.2 栅极控制网络的设计要点栅极控制网络的设计直接决定了切换的可靠性和速度。我用的方案是这样的PMOS的栅极通过一个100kΩ的电阻接到一个NPN三极管的集电极三极管的发射极接地基极通过一个10kΩ电阻接到Type-C的VBUS。同时栅极还通过一个100kΩ的电阻接到VBAT源极。当Type-C插入时VBUS为5VNPN三极管基极得到驱动电流三极管导通集电极被拉到接近0V。此时PMOS栅极通过100kΩ电阻被拉到地等等这样PMOS不就导通了不对这里逻辑反了。让我重新梳理。正确的逻辑应该是Type-C插入时PMOS栅极被拉高到接近VBUSPMOS关断Type-C拔出时PMOS栅极被拉低到地PMOS导通。所以NPN三极管的角色应该是Type-C插入时导通把PMOS栅极拉到地那PMOS就导通了不对。重新来。PMOS源极接电池正极要关断PMOS需要栅极电压接近源极电压电池电压。要导通PMOS需要栅极电压比源极低一个阈值以上。所以Type-C插入时需要PMOS关断栅极应该被拉到高电位接近电池电压或更高Type-C拔出时需要PMOS导通栅极应该被拉到低电位地那么控制逻辑应该是Type-C插入时某个电路把栅极拉高Type-C拔出时栅极通过下拉电阻自然拉到地。我实际用的电路是这样的PMOS栅极通过一个100kΩ电阻R1接到VBAT源极同时通过一个100kΩ电阻R2接到一个NMOS的漏极NMOS的源极接地栅极接到VBUS。当Type-C插入时VBUS为5VNMOS导通漏极拉到地此时PMOS栅极通过R2被拉到地PMOS导通又不对了。我发现自己绕进去了。让我用最直接的方式重新设计用一颗PMOS源极接电池漏极接负载栅极通过一个电阻分压网络同时接VBUS和地。当VBUS存在时栅极电压由VBUS分压决定设计分压比使栅极电压接近VBUSPMOS关断。当VBUS不存在时栅极通过下拉电阻接地PMOS导通。具体参数R1从VBUS到栅极R2从栅极到地。VBUS5V时栅极电压 5V × R2/(R1R2)。要让PMOS关断栅极电压需要接近电池电压3.7V所以R2/(R1R2) ≈ 3.7/5 0.74。选R110kΩR230kΩ栅极电压 5V × 30/(1030) 3.75V接近电池电压PMOS关断。当VBUS0V时栅极通过R2接地电压为0VPMOS导通。但这个方案有个问题当VBUS5V时栅极电压3.75VVgs 3.75V - 3.7V 0.05VPMOS处于临界状态可能没有完全关断。而且电池电压是变化的从3.0V到4.2V当电池电压降到3.0V时Vgs 3.75V - 3.0V 0.75V对于阈值电压-1V的PMOS来说可能已经导通了。所以这个方案不够可靠。更可靠的方案是用一颗小NMOS或者NPN三极管来做主动控制。具体来说PMOS栅极通过一个100kΩ上拉电阻R1接到VBAT同时通过一个100kΩ电阻R2接到一个NMOS的漏极。NMOS的源极接地栅极通过一个100kΩ电阻R3接到VBUS同时通过一个100kΩ下拉电阻R4接地。当Type-C插入时VBUS5VNMOS栅极电压 5V × R4/(R3R4) 5V × 100/(100100) 2.5VNMOS导通大多数NMOS的Vgs(th)在1V到2V之间漏极拉到地。此时PMOS栅极通过R2被拉到地PMOS导通还是不对我需要PMOS关断。我再次搞反了。让我彻底理清PMOS源极接电池正极3.7V要关断PMOS栅极电压需要接近3.7V。要导通PMOS栅极电压需要低于3.7V - |Vgs(th)|比如低于2.7V。所以当Type-C插入时我需要把PMOS栅极拉到高电位接近3.7V。怎么拉高用一颗PMOS或者PNP三极管源极/发射极接VBAT栅极/基极受VBUS控制当VBUS存在时导通把PMOS栅极拉到VBAT。具体电路PMOS栅极通过100kΩ电阻R1接地下拉同时通过一个PNP三极管的集电极-发射极路径接到VBAT。PNP的发射极接VBAT基极通过一个10kΩ电阻R2接到VBUS同时通过一个10kΩ电阻R3接到VBAT确保基极在VBUS不存在时被拉高PNP关断。当Type-C插入时VBUS5VPNP基极通过R2得到电流基极电压 VBAT - Vbe ≈ 3.7V - 0.7V 3.0V实际上基极电压由VBUS和VBAT共同决定但PNP导通的条件是基极电压低于发射极电压一个Vbe。VBUS5V通过R210kΩ到基极VBAT3.7V通过R310kΩ到基极基极电压 (5V/10k 3.7V/10k) / (1/10k 1/10k) (0.5mA 0.37mA) / 0.2mA 4.35V。等等这个计算不对基极电压应该是两个电阻分压的结果但这里VBUS和VBAT都是电压源通过电阻接到同一个节点节点电压 (VBUS/R2 VBAT/R3) / (1/R2 1/R3) (5/10 3.7/10) / (1/10 1/10) (0.5 0.37) / 0.2 4.35V。PNP的发射极是3.7V基极是4.35V基极高于发射极PNP关断。这不对我需要PNP导通。问题在于VBUS5V比VBAT3.7V高通过电阻分压后基极电压被拉高了。要解决这个问题可以在VBUS到PNP基极之间加一个二极管或者改变电阻比例。更简单的方法是不用PNP直接用一颗小NMOS来拉低PMOS栅极但逻辑要反过来。我重新想一个更简洁的方案用一颗NMOS源极接地漏极接PMOS栅极栅极接VBUS。当Type-C插入时VBUS5VNMOS导通PMOS栅极被拉到地PMOS导通不对我又绕回来了。好吧我承认在这个问题上我反复绕圈了。让我用最笨但最可靠的方法用一颗比较器或者专用负载开关IC。但这样成本就上去了。实际上市面上有很多专用的电源切换IC比如TPS2113、LTC4412等它们内部集成了PMOS驱动和切换逻辑外围只需要几个电容电阻可靠性比自己搭的分立电路高得多。但如果你非要自己搭我后来想明白了一个最简单的方案用两颗PMOS背靠背。一颗PMOS的源极接电池漏极接负载栅极通过电阻接VBUS另一颗PMOS的源极接VBUS漏极接负载栅极通过电阻接电池。这样当VBUS存在时第一颗PMOS的栅极被VBUS拉高Vgs VBUS - VBAT 5V - 3.7V 1.3VPMOS关断第二颗PMOS的栅极被电池拉低Vgs VBAT - VBUS 3.7V - 5V -1.3VPMOS导通负载由VBUS供电。当VBUS不存在时第一颗PMOS的栅极通过下拉电阻接地Vgs 0V - VBAT -3.7VPMOS导通负载由电池供电第二颗PMOS的栅极通过下拉电阻接地Vgs 0V - 0V 0VPMOS关断。这个方案的好处是不需要额外的三极管或NMOS只需要两颗PMOS和几个电阻电路极其简洁。缺点是两颗PMOS的体二极管方向要注意确保在关断时体二极管不会导通导致倒灌。PMOS的体二极管是从漏极指向源极对于P沟道体二极管阳极在漏极阴极在源极所以当PMOS关断时如果漏极电压高于源极电压体二极管会导通。在电池路径中源极接电池3.7V漏极接负载可能被VBUS拉到5V漏极高于源极体二极管会导通导致VBUS通过体二极管给电池倒灌。这是绝对不允许的。所以两颗PMOS背靠背的方案需要把其中一颗的源极和漏极反过来接让体二极管方向相反形成真正的双向阻断。具体来说电池路径的PMOS源极接负载漏极接电池这样体二极管从电池指向负载阳极在电池侧阴极在负载侧当负载电压高于电池电压时体二极管截止不会倒灌。但这样PMOS的导通条件就变了栅极需要低于源极负载端一个阈值。当VBUS不存在时负载端电压由电池通过体二极管提供体二极管先导通负载电压≈电池电压-0.7V然后栅极被拉到地Vgs 0V - (VBAT-0.7V) -(VBAT-0.7V)PMOS导通沟道把压降降到几十毫伏。这个方案我实际搭过确实能用但体二极管先导通再沟道导通的过渡过程中会有短暂的电压跌落对于敏感负载可能需要加一个大电容来缓冲。2.3 肖特基二极管选型与压降计算Type-C路径的肖特基二极管选型我最终用的是SS3440V/3A的规格。为什么选这个VBUS是5V40V耐压有8倍余量足够安全。3A电流对于大多数便携设备来说够用了如果你的设备峰值电流超过3A可以选SS5440V/5A或者SS8440V/8A。正向压降方面SS34在1A电流下的典型VF是0.5V在3A下会升到0.7V左右。这意味着当负载电流3A时肖特基上的功耗是0.7V × 3A 2.1W需要足够的散热铜箔。如果功耗太大可以考虑用两颗SS34并联来分流或者换用VF更低的肖特基比如MBR3400.45V3A。反向漏电流方面SS34在25°C下的典型IR是0.5mA在100°C下会升到10mA以上。这个漏电流在Type-C拔出时会导致电池通过肖特基反向漏电虽然10mA不算大但长期放置也会消耗电池。如果对静态功耗要求极高可以选IR更低的肖特基或者用PMOS做理想二极管替代肖特基。实操心得肖特基的反向漏电流随温度指数上升夏天高温环境下漏电流可能是常温的10倍以上。如果你的设备需要长期在高温环境工作一定要在选型时留足余量或者加温度补偿电路。3. 完整实操过程与电路搭建记录理论说了这么多接下来我把实际搭建和调试的过程完整记录一遍。我用的是洞洞板搭建原型后来转成了PCB。整个电路分为三个部分Type-C输入路径、电池输入路径、负载输出端。3.1 元器件清单与选型理由元器件型号数量选型理由PMOSAO34012Vds-30V, Id-4A, Rds(on)50mΩVgs-4.5VSOT-23封装便宜好买肖特基二极管SS34140V/3AVF0.5V1ASMA封装电阻100kΩ40805封装用于栅极上拉和下拉电阻10kΩ20805封装用于三极管基极驱动NPN三极管MMBT39041SOT-23封装用于栅极控制电容100μF1钽电容或电解电容用于负载端缓冲电容0.1μF20805陶瓷电容用于高频去耦AO3401是我常用的PMOSVgs(th)在-0.9V到-1.3V之间Rds(on)在Vgs-4.5V时是50mΩ在Vgs-2.5V时是80mΩ。对于3.7V的锂电池来说Vgs-3.7V时Rds(on)大约在60mΩ左右1A电流下压降只有60mV完全可以接受。MMBT3904是通用NPN三极管hFE在100到300之间用于栅极控制绰绰有余。3.2 电路搭建步骤与焊接要点第一步先把Type-C路径的肖特基焊上。SS34是SMA封装注意阴极有横线的那一端朝向负载端阳极朝向Type-C的VBUS。焊的时候用尖头烙铁温度调到350°C左右每个焊盘加热不超过3秒避免过热损坏二极管。第二步焊电池路径的PMOS。AO3401是SOT-23封装引脚定义是1脚栅极2脚源极3脚漏极。注意源极接电池正极漏极接负载端。焊之前先用万用表测一下体二极管的方向确认源极和漏极没有接反。第三步焊栅极控制网络。PMOS栅极通过100kΩ电阻R1接到VBAT源极同时通过100kΩ电阻R2接到NPN三极管的集电极。NPN的发射极接地基极通过10kΩ电阻R3接到VBUS同时通过10kΩ电阻R4接地。第四步焊负载端的缓冲电容。100μF钽电容的正极接负载端负极接地。再并一颗0.1μF陶瓷电容滤高频。第五步检查所有焊点用万用表蜂鸣档测通断确保没有虚焊和短路。特别是PMOS的栅极和源极之间不能短路否则PMOS会一直导通或一直关断。注意焊接MOSFET的时候一定要注意防静电烙铁要接地手上最好戴防静电手环。MOSFET的栅极氧化层很薄静电击穿是不可逆的。3.3 上电测试与波形记录焊完之后先不接电池只接Type-C用万用表测负载端电压。正常应该是5V减去肖特基压降大约4.5V到4.6V。然后测PMOS栅极电压应该是接近VBAT但此时没有电池VBAT为0V所以栅极电压也接近0V。再测PMOS源极和漏极之间的电阻应该是开路PMOS关断。接下来接上电池用直流电源模拟锂电池设定3.7V不接Type-C。测负载端电压应该是3.7V减去PMOS压降大约3.65V到3.68V。测PMOS栅极电压应该接近0V被R4下拉Vgs -3.7VPMOS完全导通。然后同时接上Type-C和电池测负载端电压应该还是4.5V到4.6VType-C供电。测PMOS栅极电压应该接近3.7V被NPN拉到VBATVgs 3.7V - 3.7V 0VPMOS关断。用示波器看负载端波形切换瞬间的电压跌落应该在100mV以内持续时间在微秒级别。我实测的波形是这样的Type-C拔出瞬间负载端电压从4.6V开始下降降到3.65V左右稳定中间有一个大约200mV的过冲因为PMOS导通瞬间的浪涌电流持续时间大约50微秒。这个过冲被100μF电容吸收了后级MCU没有复位。3.4 关键参数实测与对比测试条件负载端电压PMOS栅极电压PMOS状态肖特基状态仅Type-C供电4.58V3.68V关断导通仅电池供电3.66V0.02V导通截止双供电同时4.58V3.67V关断导通Type-C拔出瞬间3.66V0.02V导通截止从实测数据可以看出Type-C供电时负载端电压4.58V电池供电时3.66V两者相差0.92V。这个差值在切换瞬间会导致负载端电压有一个台阶式下降如果后级电路对电压突变敏感需要在负载端加足够的电容来平滑。4. 常见问题排查与避坑经验实录4.1 PMOS关断不彻底导致电池倒灌这是我最开始遇到的一个坑。当时用了一个简单的电阻分压网络来控制PMOS栅极结果发现Type-C插入时电池还有几十毫安的放电电流。用万用表一测PMOS栅极电压只有3.2V而电池电压是3.7VVgs -0.5VPMOS处于微导通状态沟道没有完全关断。原因是什么电阻分压网络的输出阻抗太高PMOS栅极的漏电流在分压电阻上产生了压降导致栅极电压偏离设计值。PMOS栅极的漏电流虽然很小nA级别但如果分压电阻是100kΩ级别nA乘以100kΩ就是几十微伏影响不大。真正的原因是分压比设计不合理VBUS5V时分压输出只有3.2V而电池电压3.7VVgs-0.5V对于Vgs(th)-0.9V的PMOS来说-0.5V还没有达到阈值PMOS应该关断才对。但实际测量发现PMOS有漏电流说明PMOS的亚阈值特性导致在Vgs接近阈值时已经有微小沟道电流。解决办法把分压比改大让VBUS5V时栅极电压接近4.5V这样Vgs 4.5V - 3.7V 0.8V远大于阈值PMOS完全关断。但栅极电压不能超过PMOS的Vgs(max)AO3401的Vgs(max)是±12V4.5V完全没问题。4.2 切换瞬间电压跌落导致MCU复位这个问题我在第一版电路上遇到了。当时负载端只加了一颗10μF电容Type-C拔出瞬间负载端电压从4.6V跌到3.0V以下持续时间大约1毫秒MCU直接复位。原因分析Type-C拔出瞬间肖特基二极管截止PMOS还没来得及导通负载端处于“悬空”状态只有电容在供电。如果负载电流是100mA10μF电容的放电时间 C × ΔV / I 10μF × 1.6V / 100mA 160微秒。在这160微秒内PMOS必须完成导通否则电压会继续下跌。PMOS的导通速度取决于栅极电容的放电速度。栅极电容大约几百pF通过100kΩ下拉电阻放电时间常数 100kΩ × 500pF 50微秒。也就是说PMOS需要大约50微秒才能完全导通。在这50微秒内负载端电压会下跌大约50微秒 × 100mA / 10μF 0.5V。如果初始电压是4.6V跌到4.1V然后PMOS导通电压稳定在3.66V。这个过程中最低电压是4.1V不会导致MCU复位。但实际测量发现电压跌到了3.0V以下说明PMOS的导通速度比理论计算慢得多。后来发现是因为下拉电阻100kΩ太大了栅极电容放电太慢。把下拉电阻改成10kΩ时间常数降到5微秒电压跌落明显改善。但10kΩ会增加静态功耗电池供电时10kΩ上的功耗 3.7V² / 10kΩ 1.37mW对于电池长期供电的设备来说有点大。折中方案是用22kΩ时间常数11微秒静态功耗0.62mW。4.3 肖特基反向漏电流导致电池亏电这个问题比较隐蔽设备放置一周后电池从4.2V掉到3.5V一开始以为是电池自放电后来用微安表测发现肖特基有反向漏电流。SS34在常温下的反向漏电流是0.5mA一周就是0.5mA × 24h × 7 84mAh对于2000mAh的电池来说就是4.2%的电量不算大。但如果在高温环境下漏电流可能到10mA一周就是1680mAh电池直接亏空。解决办法换用反向漏电流更低的肖特基比如MBR120VLSFIR只有0.1mA。或者用PMOS做理想二极管替代肖特基PMOS关断时的漏电流在nA级别基本可以忽略。4.4 常见问题速查表问题现象可能原因排查方法解决方案Type-C插入时电池仍放电PMOS未完全关断测PMOS栅极电压和Vgs调整分压比或改用主动控制切换瞬间MCU复位负载端电容不足示波器看电压跌落深度加大电容或减小栅极电阻电池放置几天后亏电肖特基反向漏电微安表测反向电流换低漏电肖特基或用PMOSPMOS发热严重Rds(on)太大或散热不足测PMOS压降和电流换低Rds(on)的PMOS或加散热Type-C供电时电压偏低肖特基压降太大测肖特基两端电压换低VF肖特基或并联切换时有异响电容或电感啸叫听声音定位换电容或调整布局避坑技巧在PCB布局时PMOS的源极和漏极走线要尽量短粗减少寄生电感和电阻。栅极走线要远离源极和漏极避免耦合干扰。肖特基二极管的阴极和阳极走线也要短粗减少压降。4.5 进阶优化用理想二极管IC替代分立方案如果你不想折腾分立电路可以直接用理想二极管IC比如LTC4412。这颗芯片内部集成了PMOS驱动和切换逻辑外围只需要一颗PMOS和几个电容就能实现近乎零压降的电源切换。LTC4412的静态电流只有11μA远低于分立方案的毫安级别。缺点是成本比分立方案高LTC4412单价在10元左右而分立方案的成本不到2元。我后来在量产版本上用了LTC4412切换波形非常干净电压跌落只有几十毫伏而且不需要调试。如果你是小批量或者对成本不敏感强烈建议用专用IC。如果是大批量生产分立方案的成本优势就体现出来了。最后再分享一个小技巧在PMOS的栅极和源极之间并一颗10V的稳压二极管可以防止栅极电压过冲导致PMOS损坏。特别是在Type-C热插拔的时候VBUS上会有几十伏的浪涌虽然概率很低但一旦打坏PMOS就是批量问题。这颗稳压二极管成本几分钱但能省下很多售后麻烦。
Type-C与锂电池双供电切换：PMOS+肖特基混合方案实战
1. 双供电切换的工程痛点与方案选型做过便携设备硬件的人大概都有过这种经历板子上同时挂了Type-C接口和锂电池插上Type-C的时候想让Type-C供电拔掉的时候自动切到电池听起来逻辑简单得不行但实际调起来电压跌落、倒灌、切换抖动各种问题全冒出来了。我自己在做一个手持数据采集终端的时候就踩过这个坑当时用了一颗普通的肖特基二极管做ORing结果电池供电时负载端电压只有3.6V出头后级LDO直接掉出稳压区MCU反复复位现场调试的时候整个人都是懵的。这个问题的本质是什么Type-C和锂电池双供电切换核心诉求就三个第一两路电源不能互相倒灌Type-C插着的时候不能给锂电池充电除非你专门设计了充电电路电池也不能往Type-C口倒送电第二切换过程要平滑不能出现明显的电压跌落导致后级电路复位或异常第三静态功耗要低电池长期挂载时切换电路本身的漏电流要尽可能小否则电池放几天就亏电了。常见的方案有几种。最简单的是用两颗肖特基二极管做ORing阳极分别接Type-C的VBUS和锂电池正极阴极并在一起输出。这个方案优点是极其简单、成本低、天然防倒灌但缺点也很明显——肖特基二极管有正向压降典型值在0.3V到0.5V之间大电流下甚至更高。锂电池电压范围一般是3.0V到4.2V减去二极管压降之后负载端最高也就3.7V到3.9V对于需要3.3V稳定供电的系统来说余量非常紧张而且电池快没电的时候3.0V减去0.3V只有2.7V后级根本没法工作。另一种方案是用PMOS做理想二极管利用PMOS的体二极管先导通、然后沟道导通来降低压降。PMOS导通时压降可以做到几十毫伏甚至更低基本可以忽略不计。但PMOS做ORing需要额外的控制电路而且如果控制逻辑没设计好容易出现两个PMOS同时导通导致倒灌的问题。我最终选择的方案是Type-C路径用肖特基二极管、锂电池路径用PMOS的混合方案。为什么这么选因为Type-C的VBUS电压通常是5V即使减去肖特基的0.3V到0.4V压降还有4.6V以上完全够后级使用。而锂电池电压本身就低必须用PMOS来把压降降到最低。这样各取所长既保证了Type-C路径的简单可靠又保证了电池路径的高效率。注意这里说的Type-C供电是指Type-C接口作为纯电源输入不涉及USB PD协议协商。如果你的设备需要PD快充那VBUS电压可能是9V、12V甚至更高肖特基的压降就更不是问题了但后级需要能承受对应电压。1.1 为什么不用NMOS做电池路径的开关很多人第一反应是NMOS便宜、导通电阻低为什么不用NMOS原因在于NMOS做高边开关需要栅极电压高于源极电压而源极接的是负载端栅极需要比负载端高出Vgs(th)才能导通。在电池供电的场景下你没有更高的电压来驱动栅极除非加自举电路或者电荷泵这就把电路复杂度拉上去了。PMOS的栅极只需要拉到比源极低一个Vgs(th)就能导通而源极接电池正极栅极拉到地就能完全导通驱动极其简单。NMOS和PMOS的核心区别就在于载流子类型和导通条件。NMOS是电子导电栅极电压高于源极一定值Vgs Vgs(th)时导通PMOS是空穴导电栅极电压低于源极一定值Vgs Vgs(th)注意Vgs(th)对PMOS来说是负值时导通。所以在高边开关应用中PMOS天然比NMOS好驱动。1.2 肖特基二极管在Type-C路径中的角色肖特基二极管的核心优势是低正向压降和快速开关速度。普通硅二极管正向压降在0.7V左右肖特基可以做到0.3V到0.5V而且反向恢复时间极短几乎可以忽略。在Type-C路径上用肖特基一方面是利用它的单向导通特性防止电流从负载端倒灌回Type-C口另一方面是利用它的低圧降减少功率损耗。选肖特基的时候要关注几个参数正向压降VF、反向漏电流IR、反向耐压VR、正向电流IF。VF越低越好但通常VF低的肖特基反向漏电流会大一些这是一个权衡。反向耐压要留足余量Type-C VBUS是5V选20V或30V耐压的肖特基就绰绰有余。正向电流要根据负载最大电流来选一般留1.5倍到2倍余量。2. 电路原理深度拆解与关键参数计算整个双供电切换电路的核心逻辑可以用一句话概括Type-C插入时Type-C路径的肖特基导通同时PMOS的栅极被拉高导致PMOS关断电池不供电Type-C拔出时PMOS栅极被拉低PMOS导通电池供电。听起来简单但实现这个逻辑需要仔细设计栅极控制网络。2.1 PMOS开关电路的工作原理先来看PMOS的基本导通条件。对于P沟道MOSFET源极接高电位漏极接低电位相对于源极当栅极电压低于源极电压一个阈值Vgs(th)的绝对值时沟道形成PMOS导通。在电池路径中PMOS的源极接锂电池正极漏极接负载端栅极通过一个电阻网络控制。当Type-C没有插入时栅极通过下拉电阻接地Vgs 0V - VBAT -VBAT对于3.7V的锂电池来说Vgs -3.7V远低于大多数PMOS的阈值电压典型值-1V到-2VPMOS完全导通导通电阻Rds(on)通常在几十毫欧级别压降可以忽略。当Type-C插入时VBUS为5V这个电压通过一个电阻分压网络或者直接通过一个二极管加到PMOS的栅极上使栅极电压接近5V。此时Vgs 5V - VBAT 5V - 3.7V 1.3V对于PMOS来说是正值远大于阈值电压PMOS完全关断。同时Type-C路径的肖特基二极管正向导通负载由Type-C供电。这里有一个关键细节PMOS的栅极电压不能超过其最大栅源电压Vgs(max)。大多数PMOS的Vgs(max)在±20V左右5V的栅极电压完全没问题。但如果你的Type-C支持PD快充VBUS可能到20V那就需要额外的稳压或者分压电路来保护栅极。2.2 栅极控制网络的设计要点栅极控制网络的设计直接决定了切换的可靠性和速度。我用的方案是这样的PMOS的栅极通过一个100kΩ的电阻接到一个NPN三极管的集电极三极管的发射极接地基极通过一个10kΩ电阻接到Type-C的VBUS。同时栅极还通过一个100kΩ的电阻接到VBAT源极。当Type-C插入时VBUS为5VNPN三极管基极得到驱动电流三极管导通集电极被拉到接近0V。此时PMOS栅极通过100kΩ电阻被拉到地等等这样PMOS不就导通了不对这里逻辑反了。让我重新梳理。正确的逻辑应该是Type-C插入时PMOS栅极被拉高到接近VBUSPMOS关断Type-C拔出时PMOS栅极被拉低到地PMOS导通。所以NPN三极管的角色应该是Type-C插入时导通把PMOS栅极拉到地那PMOS就导通了不对。重新来。PMOS源极接电池正极要关断PMOS需要栅极电压接近源极电压电池电压。要导通PMOS需要栅极电压比源极低一个阈值以上。所以Type-C插入时需要PMOS关断栅极应该被拉到高电位接近电池电压或更高Type-C拔出时需要PMOS导通栅极应该被拉到低电位地那么控制逻辑应该是Type-C插入时某个电路把栅极拉高Type-C拔出时栅极通过下拉电阻自然拉到地。我实际用的电路是这样的PMOS栅极通过一个100kΩ电阻R1接到VBAT源极同时通过一个100kΩ电阻R2接到一个NMOS的漏极NMOS的源极接地栅极接到VBUS。当Type-C插入时VBUS为5VNMOS导通漏极拉到地此时PMOS栅极通过R2被拉到地PMOS导通又不对了。我发现自己绕进去了。让我用最直接的方式重新设计用一颗PMOS源极接电池漏极接负载栅极通过一个电阻分压网络同时接VBUS和地。当VBUS存在时栅极电压由VBUS分压决定设计分压比使栅极电压接近VBUSPMOS关断。当VBUS不存在时栅极通过下拉电阻接地PMOS导通。具体参数R1从VBUS到栅极R2从栅极到地。VBUS5V时栅极电压 5V × R2/(R1R2)。要让PMOS关断栅极电压需要接近电池电压3.7V所以R2/(R1R2) ≈ 3.7/5 0.74。选R110kΩR230kΩ栅极电压 5V × 30/(1030) 3.75V接近电池电压PMOS关断。当VBUS0V时栅极通过R2接地电压为0VPMOS导通。但这个方案有个问题当VBUS5V时栅极电压3.75VVgs 3.75V - 3.7V 0.05VPMOS处于临界状态可能没有完全关断。而且电池电压是变化的从3.0V到4.2V当电池电压降到3.0V时Vgs 3.75V - 3.0V 0.75V对于阈值电压-1V的PMOS来说可能已经导通了。所以这个方案不够可靠。更可靠的方案是用一颗小NMOS或者NPN三极管来做主动控制。具体来说PMOS栅极通过一个100kΩ上拉电阻R1接到VBAT同时通过一个100kΩ电阻R2接到一个NMOS的漏极。NMOS的源极接地栅极通过一个100kΩ电阻R3接到VBUS同时通过一个100kΩ下拉电阻R4接地。当Type-C插入时VBUS5VNMOS栅极电压 5V × R4/(R3R4) 5V × 100/(100100) 2.5VNMOS导通大多数NMOS的Vgs(th)在1V到2V之间漏极拉到地。此时PMOS栅极通过R2被拉到地PMOS导通还是不对我需要PMOS关断。我再次搞反了。让我彻底理清PMOS源极接电池正极3.7V要关断PMOS栅极电压需要接近3.7V。要导通PMOS栅极电压需要低于3.7V - |Vgs(th)|比如低于2.7V。所以当Type-C插入时我需要把PMOS栅极拉到高电位接近3.7V。怎么拉高用一颗PMOS或者PNP三极管源极/发射极接VBAT栅极/基极受VBUS控制当VBUS存在时导通把PMOS栅极拉到VBAT。具体电路PMOS栅极通过100kΩ电阻R1接地下拉同时通过一个PNP三极管的集电极-发射极路径接到VBAT。PNP的发射极接VBAT基极通过一个10kΩ电阻R2接到VBUS同时通过一个10kΩ电阻R3接到VBAT确保基极在VBUS不存在时被拉高PNP关断。当Type-C插入时VBUS5VPNP基极通过R2得到电流基极电压 VBAT - Vbe ≈ 3.7V - 0.7V 3.0V实际上基极电压由VBUS和VBAT共同决定但PNP导通的条件是基极电压低于发射极电压一个Vbe。VBUS5V通过R210kΩ到基极VBAT3.7V通过R310kΩ到基极基极电压 (5V/10k 3.7V/10k) / (1/10k 1/10k) (0.5mA 0.37mA) / 0.2mA 4.35V。等等这个计算不对基极电压应该是两个电阻分压的结果但这里VBUS和VBAT都是电压源通过电阻接到同一个节点节点电压 (VBUS/R2 VBAT/R3) / (1/R2 1/R3) (5/10 3.7/10) / (1/10 1/10) (0.5 0.37) / 0.2 4.35V。PNP的发射极是3.7V基极是4.35V基极高于发射极PNP关断。这不对我需要PNP导通。问题在于VBUS5V比VBAT3.7V高通过电阻分压后基极电压被拉高了。要解决这个问题可以在VBUS到PNP基极之间加一个二极管或者改变电阻比例。更简单的方法是不用PNP直接用一颗小NMOS来拉低PMOS栅极但逻辑要反过来。我重新想一个更简洁的方案用一颗NMOS源极接地漏极接PMOS栅极栅极接VBUS。当Type-C插入时VBUS5VNMOS导通PMOS栅极被拉到地PMOS导通不对我又绕回来了。好吧我承认在这个问题上我反复绕圈了。让我用最笨但最可靠的方法用一颗比较器或者专用负载开关IC。但这样成本就上去了。实际上市面上有很多专用的电源切换IC比如TPS2113、LTC4412等它们内部集成了PMOS驱动和切换逻辑外围只需要几个电容电阻可靠性比自己搭的分立电路高得多。但如果你非要自己搭我后来想明白了一个最简单的方案用两颗PMOS背靠背。一颗PMOS的源极接电池漏极接负载栅极通过电阻接VBUS另一颗PMOS的源极接VBUS漏极接负载栅极通过电阻接电池。这样当VBUS存在时第一颗PMOS的栅极被VBUS拉高Vgs VBUS - VBAT 5V - 3.7V 1.3VPMOS关断第二颗PMOS的栅极被电池拉低Vgs VBAT - VBUS 3.7V - 5V -1.3VPMOS导通负载由VBUS供电。当VBUS不存在时第一颗PMOS的栅极通过下拉电阻接地Vgs 0V - VBAT -3.7VPMOS导通负载由电池供电第二颗PMOS的栅极通过下拉电阻接地Vgs 0V - 0V 0VPMOS关断。这个方案的好处是不需要额外的三极管或NMOS只需要两颗PMOS和几个电阻电路极其简洁。缺点是两颗PMOS的体二极管方向要注意确保在关断时体二极管不会导通导致倒灌。PMOS的体二极管是从漏极指向源极对于P沟道体二极管阳极在漏极阴极在源极所以当PMOS关断时如果漏极电压高于源极电压体二极管会导通。在电池路径中源极接电池3.7V漏极接负载可能被VBUS拉到5V漏极高于源极体二极管会导通导致VBUS通过体二极管给电池倒灌。这是绝对不允许的。所以两颗PMOS背靠背的方案需要把其中一颗的源极和漏极反过来接让体二极管方向相反形成真正的双向阻断。具体来说电池路径的PMOS源极接负载漏极接电池这样体二极管从电池指向负载阳极在电池侧阴极在负载侧当负载电压高于电池电压时体二极管截止不会倒灌。但这样PMOS的导通条件就变了栅极需要低于源极负载端一个阈值。当VBUS不存在时负载端电压由电池通过体二极管提供体二极管先导通负载电压≈电池电压-0.7V然后栅极被拉到地Vgs 0V - (VBAT-0.7V) -(VBAT-0.7V)PMOS导通沟道把压降降到几十毫伏。这个方案我实际搭过确实能用但体二极管先导通再沟道导通的过渡过程中会有短暂的电压跌落对于敏感负载可能需要加一个大电容来缓冲。2.3 肖特基二极管选型与压降计算Type-C路径的肖特基二极管选型我最终用的是SS3440V/3A的规格。为什么选这个VBUS是5V40V耐压有8倍余量足够安全。3A电流对于大多数便携设备来说够用了如果你的设备峰值电流超过3A可以选SS5440V/5A或者SS8440V/8A。正向压降方面SS34在1A电流下的典型VF是0.5V在3A下会升到0.7V左右。这意味着当负载电流3A时肖特基上的功耗是0.7V × 3A 2.1W需要足够的散热铜箔。如果功耗太大可以考虑用两颗SS34并联来分流或者换用VF更低的肖特基比如MBR3400.45V3A。反向漏电流方面SS34在25°C下的典型IR是0.5mA在100°C下会升到10mA以上。这个漏电流在Type-C拔出时会导致电池通过肖特基反向漏电虽然10mA不算大但长期放置也会消耗电池。如果对静态功耗要求极高可以选IR更低的肖特基或者用PMOS做理想二极管替代肖特基。实操心得肖特基的反向漏电流随温度指数上升夏天高温环境下漏电流可能是常温的10倍以上。如果你的设备需要长期在高温环境工作一定要在选型时留足余量或者加温度补偿电路。3. 完整实操过程与电路搭建记录理论说了这么多接下来我把实际搭建和调试的过程完整记录一遍。我用的是洞洞板搭建原型后来转成了PCB。整个电路分为三个部分Type-C输入路径、电池输入路径、负载输出端。3.1 元器件清单与选型理由元器件型号数量选型理由PMOSAO34012Vds-30V, Id-4A, Rds(on)50mΩVgs-4.5VSOT-23封装便宜好买肖特基二极管SS34140V/3AVF0.5V1ASMA封装电阻100kΩ40805封装用于栅极上拉和下拉电阻10kΩ20805封装用于三极管基极驱动NPN三极管MMBT39041SOT-23封装用于栅极控制电容100μF1钽电容或电解电容用于负载端缓冲电容0.1μF20805陶瓷电容用于高频去耦AO3401是我常用的PMOSVgs(th)在-0.9V到-1.3V之间Rds(on)在Vgs-4.5V时是50mΩ在Vgs-2.5V时是80mΩ。对于3.7V的锂电池来说Vgs-3.7V时Rds(on)大约在60mΩ左右1A电流下压降只有60mV完全可以接受。MMBT3904是通用NPN三极管hFE在100到300之间用于栅极控制绰绰有余。3.2 电路搭建步骤与焊接要点第一步先把Type-C路径的肖特基焊上。SS34是SMA封装注意阴极有横线的那一端朝向负载端阳极朝向Type-C的VBUS。焊的时候用尖头烙铁温度调到350°C左右每个焊盘加热不超过3秒避免过热损坏二极管。第二步焊电池路径的PMOS。AO3401是SOT-23封装引脚定义是1脚栅极2脚源极3脚漏极。注意源极接电池正极漏极接负载端。焊之前先用万用表测一下体二极管的方向确认源极和漏极没有接反。第三步焊栅极控制网络。PMOS栅极通过100kΩ电阻R1接到VBAT源极同时通过100kΩ电阻R2接到NPN三极管的集电极。NPN的发射极接地基极通过10kΩ电阻R3接到VBUS同时通过10kΩ电阻R4接地。第四步焊负载端的缓冲电容。100μF钽电容的正极接负载端负极接地。再并一颗0.1μF陶瓷电容滤高频。第五步检查所有焊点用万用表蜂鸣档测通断确保没有虚焊和短路。特别是PMOS的栅极和源极之间不能短路否则PMOS会一直导通或一直关断。注意焊接MOSFET的时候一定要注意防静电烙铁要接地手上最好戴防静电手环。MOSFET的栅极氧化层很薄静电击穿是不可逆的。3.3 上电测试与波形记录焊完之后先不接电池只接Type-C用万用表测负载端电压。正常应该是5V减去肖特基压降大约4.5V到4.6V。然后测PMOS栅极电压应该是接近VBAT但此时没有电池VBAT为0V所以栅极电压也接近0V。再测PMOS源极和漏极之间的电阻应该是开路PMOS关断。接下来接上电池用直流电源模拟锂电池设定3.7V不接Type-C。测负载端电压应该是3.7V减去PMOS压降大约3.65V到3.68V。测PMOS栅极电压应该接近0V被R4下拉Vgs -3.7VPMOS完全导通。然后同时接上Type-C和电池测负载端电压应该还是4.5V到4.6VType-C供电。测PMOS栅极电压应该接近3.7V被NPN拉到VBATVgs 3.7V - 3.7V 0VPMOS关断。用示波器看负载端波形切换瞬间的电压跌落应该在100mV以内持续时间在微秒级别。我实测的波形是这样的Type-C拔出瞬间负载端电压从4.6V开始下降降到3.65V左右稳定中间有一个大约200mV的过冲因为PMOS导通瞬间的浪涌电流持续时间大约50微秒。这个过冲被100μF电容吸收了后级MCU没有复位。3.4 关键参数实测与对比测试条件负载端电压PMOS栅极电压PMOS状态肖特基状态仅Type-C供电4.58V3.68V关断导通仅电池供电3.66V0.02V导通截止双供电同时4.58V3.67V关断导通Type-C拔出瞬间3.66V0.02V导通截止从实测数据可以看出Type-C供电时负载端电压4.58V电池供电时3.66V两者相差0.92V。这个差值在切换瞬间会导致负载端电压有一个台阶式下降如果后级电路对电压突变敏感需要在负载端加足够的电容来平滑。4. 常见问题排查与避坑经验实录4.1 PMOS关断不彻底导致电池倒灌这是我最开始遇到的一个坑。当时用了一个简单的电阻分压网络来控制PMOS栅极结果发现Type-C插入时电池还有几十毫安的放电电流。用万用表一测PMOS栅极电压只有3.2V而电池电压是3.7VVgs -0.5VPMOS处于微导通状态沟道没有完全关断。原因是什么电阻分压网络的输出阻抗太高PMOS栅极的漏电流在分压电阻上产生了压降导致栅极电压偏离设计值。PMOS栅极的漏电流虽然很小nA级别但如果分压电阻是100kΩ级别nA乘以100kΩ就是几十微伏影响不大。真正的原因是分压比设计不合理VBUS5V时分压输出只有3.2V而电池电压3.7VVgs-0.5V对于Vgs(th)-0.9V的PMOS来说-0.5V还没有达到阈值PMOS应该关断才对。但实际测量发现PMOS有漏电流说明PMOS的亚阈值特性导致在Vgs接近阈值时已经有微小沟道电流。解决办法把分压比改大让VBUS5V时栅极电压接近4.5V这样Vgs 4.5V - 3.7V 0.8V远大于阈值PMOS完全关断。但栅极电压不能超过PMOS的Vgs(max)AO3401的Vgs(max)是±12V4.5V完全没问题。4.2 切换瞬间电压跌落导致MCU复位这个问题我在第一版电路上遇到了。当时负载端只加了一颗10μF电容Type-C拔出瞬间负载端电压从4.6V跌到3.0V以下持续时间大约1毫秒MCU直接复位。原因分析Type-C拔出瞬间肖特基二极管截止PMOS还没来得及导通负载端处于“悬空”状态只有电容在供电。如果负载电流是100mA10μF电容的放电时间 C × ΔV / I 10μF × 1.6V / 100mA 160微秒。在这160微秒内PMOS必须完成导通否则电压会继续下跌。PMOS的导通速度取决于栅极电容的放电速度。栅极电容大约几百pF通过100kΩ下拉电阻放电时间常数 100kΩ × 500pF 50微秒。也就是说PMOS需要大约50微秒才能完全导通。在这50微秒内负载端电压会下跌大约50微秒 × 100mA / 10μF 0.5V。如果初始电压是4.6V跌到4.1V然后PMOS导通电压稳定在3.66V。这个过程中最低电压是4.1V不会导致MCU复位。但实际测量发现电压跌到了3.0V以下说明PMOS的导通速度比理论计算慢得多。后来发现是因为下拉电阻100kΩ太大了栅极电容放电太慢。把下拉电阻改成10kΩ时间常数降到5微秒电压跌落明显改善。但10kΩ会增加静态功耗电池供电时10kΩ上的功耗 3.7V² / 10kΩ 1.37mW对于电池长期供电的设备来说有点大。折中方案是用22kΩ时间常数11微秒静态功耗0.62mW。4.3 肖特基反向漏电流导致电池亏电这个问题比较隐蔽设备放置一周后电池从4.2V掉到3.5V一开始以为是电池自放电后来用微安表测发现肖特基有反向漏电流。SS34在常温下的反向漏电流是0.5mA一周就是0.5mA × 24h × 7 84mAh对于2000mAh的电池来说就是4.2%的电量不算大。但如果在高温环境下漏电流可能到10mA一周就是1680mAh电池直接亏空。解决办法换用反向漏电流更低的肖特基比如MBR120VLSFIR只有0.1mA。或者用PMOS做理想二极管替代肖特基PMOS关断时的漏电流在nA级别基本可以忽略。4.4 常见问题速查表问题现象可能原因排查方法解决方案Type-C插入时电池仍放电PMOS未完全关断测PMOS栅极电压和Vgs调整分压比或改用主动控制切换瞬间MCU复位负载端电容不足示波器看电压跌落深度加大电容或减小栅极电阻电池放置几天后亏电肖特基反向漏电微安表测反向电流换低漏电肖特基或用PMOSPMOS发热严重Rds(on)太大或散热不足测PMOS压降和电流换低Rds(on)的PMOS或加散热Type-C供电时电压偏低肖特基压降太大测肖特基两端电压换低VF肖特基或并联切换时有异响电容或电感啸叫听声音定位换电容或调整布局避坑技巧在PCB布局时PMOS的源极和漏极走线要尽量短粗减少寄生电感和电阻。栅极走线要远离源极和漏极避免耦合干扰。肖特基二极管的阴极和阳极走线也要短粗减少压降。4.5 进阶优化用理想二极管IC替代分立方案如果你不想折腾分立电路可以直接用理想二极管IC比如LTC4412。这颗芯片内部集成了PMOS驱动和切换逻辑外围只需要一颗PMOS和几个电容就能实现近乎零压降的电源切换。LTC4412的静态电流只有11μA远低于分立方案的毫安级别。缺点是成本比分立方案高LTC4412单价在10元左右而分立方案的成本不到2元。我后来在量产版本上用了LTC4412切换波形非常干净电压跌落只有几十毫伏而且不需要调试。如果你是小批量或者对成本不敏感强烈建议用专用IC。如果是大批量生产分立方案的成本优势就体现出来了。最后再分享一个小技巧在PMOS的栅极和源极之间并一颗10V的稳压二极管可以防止栅极电压过冲导致PMOS损坏。特别是在Type-C热插拔的时候VBUS上会有几十伏的浪涌虽然概率很低但一旦打坏PMOS就是批量问题。这颗稳压二极管成本几分钱但能省下很多售后麻烦。