做多路Buck并联供电时最让人头疼的往往不是主拓扑设计而是“均流测量”这件事本身。单路Buck做得再漂亮一并联就露馅各路电流分配不均、某一路发热特别快、轻载时看着正常、重载立刻拉胯。我这次调的是一台48V转12V、总功率360W的三路Buck并联模块输出额定30A最后通过完整测量和逐项修正把三路电流的不均流度从最初的约18%压到了3%以内。这篇就把整个“并联Buck均流测量”的思路、步骤、工具和踩坑点掰开讲清楚给正在做类似电源方案的工程师和电力电子方向的学生一个能直接参考的实操记录。1. 并联Buck的核心逻辑为什么并联、怎么并联1.1 单路Buck做大电流的瓶颈在哪里先别急着谈均流得先把“为什么要并联”这件事说透。很多人觉得单路Buck只要功率管选大一点、电感过流能力做强一点电流就能往上堆。但实际做过高功率密度电源的都知道单路大电流方案的性价比会急剧下降。核心瓶颈在三个地方导通损耗按电流平方增长。以常见的同步Buck为例上下管加起来导通阻抗如果按5mΩ算输出20A时导通损耗就是PI²R400×0.0052W看着还行但电流到30A时损耗变成900×0.0054.5W已经需要认真考虑散热。再往上做到40A、50A单管方案几乎要上并联MOS管或者更大的封装成本和PCB面积都压不住。磁性元件体积和饱和电流问题。电感储存能量E½LI²输出电流越大电感需要承受的饱和电流越高。一颗能过30A的功率电感体积比两颗分别过15A的电感大得多而且大感值大电流电感的绕线层数多、交流损耗也大热会集中在很小的磁芯窗口里。热扩散不均匀。功率管、电感、二极管非同步方案里是续流二极管的热源集中在同一块区域单路方案在有限板面上很难把热铺开。并联之后每个Buck分担一半或三分之一电流热源被分散到不同位置散热设计会从容很多。我自己这次选的是三路10A、并联输出30A的方案每一路的热设计压力都小而且故障时单路失效还有降额带载的余地。对工业设备、通信设备这类对可靠性有要求的场景分布式并联供电几乎是标准做法。1.2 并联拓扑选型同步Buck并联与交错并联并联Buck不是简单地把几个相同的DC-DC输出端接到一起就完事拓扑形态上主要有两种思路。第一种是各路子模块完全独立、直接并联输出。每路都有自己的控制器、MOS管、电感和采样电路各路之间只是输出端共点连接。这种方式的优点是设计简单、调试方便各路可以逐路单独上电验证出了问题也好隔离排查。缺点也很明显各路如果输出电压基准存在一点差异就会在并联点产生较大的环流。第二种是交错并联Interleaved Buck。多路Buck的开关管驱动信号在相位上错开360°/N比如三路交错就是互相错开120°。这种方案不仅能分散热量还能显著降低输入输出纹波——因为一路的纹波电流波峰往往能被另一路的波谷抵消。交错并联需要控制器支持多相输出或者外置同步信号调试时要格外关注各相驱动时序。这两种方案我这次都做了对比验证。直接并联实现最快但对均流的要求更高交错并联在同等输出纹波条件下每路电感感值可以取得更小动态响应也更快。如果项目周期允许我建议优先考虑交错并联尤其是输出电流纹波有严格要求、EMI又要过检的场景。1.3 并联之前必须先想清楚的三个问题如果你只是临时搭个实验板可能觉得“先并上再说”也没什么。但等到真正满载测试才发现均流问题再回头改板子成本就高了。并联设计之前至少要把下面三件事定下来各路电流采样点选在哪里。是采样电感电流、下管电流还是输出电流这直接决定了均流控制的反馈信号质量。我这次是在输出端串了合金采样电阻位于输出电容之后采的是每路单独的输出电流这样最贴近实际负载分配。各路是否独立闭环。如果每路都有自己独立的电压环和电流环那并联时会出现“两个闭环抢一个输出电压”的问题需要在控制器层面做均流协调。如果只是简单并联、共用一路主反馈那旁路无法感知自身电流大小均流效果会差。需不需要交错相位。如前所述如果选了交错并联那驱动信号的相位分配一定要在LAYOUT阶段就考虑好避免PWM走线过长造成驱动时序偏斜也不要让交错后的电流纹波叠加反而变大。2. 不均流从哪里来等效输出阻抗模型2.1 把每一路Buck都当成“电压源内阻”做均流测量之前先建立一个好用的分析模型。每一路Buck闭环稳定之后从输出端往电源方向看它本质上就是一个“可调电压源串联一个等效电阻”。等效输出电压公式可以写成U_out V_ref_adj − I_out × R_eq这里的V_ref_adj是这一路实际输出电压的空载值由参考电压、反馈分压电阻精度、运放失调共同决定R_eq是输出回路的总等效电阻包括采样电阻、电感DCR、MOS管导通阻抗折算值、PCB走线电阻、连接器接触电阻等等。两路Buck并联时如果两路的V_ref_adj有偏差比如一路空载12.05V、另一路12.00V那么50mV的偏差就会在并联线上产生环流。环流大小由两路的R_eq决定如果每路R_eq只有10mΩ环流就有50mV/20mΩ2.5A。这就是“看似电压没差多少电流却偏得离谱”的根源。2.2 器件偏差的实际量级均流不均的核心就一个字差。具体到元器件层面主要来自下面几项反馈分压电阻精度。假设输出电压是12V分压电阻用常见的1%精度上下臂电阻各偏差1%组合起来输出电压偏差就可能到±120mV以上。如果换成0.1%精度的精密电阻偏差能压到±12mV以内。这是成本最低、效果最明显的改善手段。电感DCR不一致。两颗标称DCR都是10mΩ的功率电感实际离散可能在±20%左右。三路并联时DCR小的那一路会自然多分到电流。以10A负载为例两路DCR差2mΩ就会产生20mV的压降差直接影响电流分配。MOS管的Rds(on)离散。同一批号的MOS管导通阻抗也可能差10%-20%尤其温度上来之后差异会被放大。这个问题在满载时尤其明显——热阻小的那一路温度低Rds(on)相对更小电流就会进一步往那一路集中形成正反馈。PCB走线与连接器阻抗。很多人容易忽略这一项。一条10cm长、2mm宽、1oz铜厚的PCB走线电阻大约是2.5mΩ如果三路输出走线长短不一样多出来的几毫欧就能让电流分配偏掉一大截。我实测的一组数据可以作为参考三路Buck反馈电阻全部用的是1%贴片刚开始并联满载时I₁8.1A、I₂10.6A、I₃11.3A总输出30A最大偏差3.2A。后来全部换成0.1%电阻后同样条件下变成9.6A、10.1A、10.3A效果立竿见影。2.3 为什么轻载时均流看着还行、重载一上就露馅很多人在轻载测试时发现三路电流都差不多就以为均流没问题结果满载一跑立刻现原形。原因很简单轻载时各路输出电流都很小压降差I×R_eq本来就小基准电压的差异带来的环流占比被输出电压精度“稀释”了。比如10A负载时偏差2A看起来好像挺大但如果是1A负载时偏差0.2A绝对数值小示波器上看不出什么问题。但随着负载增加I×R_eq这一项线性增长各路阻抗差异和基准差异都被放大不均流度自然越来越严重。所以均流测量一定不能只在轻载条件下做至少要带25%、50%、75%、100%四个负载点分别测量并记录曲线。3. 均流测量的实操流程3.1 测量工具怎么选均流测量第一步是选对电流采样手段。常见的方案有分流电阻电压表、示波器电流探头、霍尔电流传感器、以及带通讯接口的数字电源监控芯片。测量方式精度典型值带宽是否破坏电路适用场景合金分流电阻电压表0.1%-1%低需串入输出回路静态均流测量、调试期示波器电流探头交直流1%-3%高MHz级不破坏电路动态波形、纹波、瞬态霍尔电流传感器0.5%-2%中低kHz级不破坏电路大电流在线监测数字电源监控芯片0.5%-5%中需设计预留批量生产、系统级监控分流电阻方案最准但需要断电、串接每次改线路都麻烦。霍尔传感器安装方便但小电流段精度一般零漂也让人头疼。示波器电流探头是测量动态均流的最佳选择只是探头价格不便宜而且每次使用前必须做消磁和调零否则直流电流读数会带有明显偏置。我这次是“分流电阻电流探头”双方案交叉验证静态满载均流以分流电阻实测为准动态切换负载时用电流探头记录各路波形。3.2 接线与示波器配置细节测量接线看着简单但恰恰是错误高发区。几个关键点采样线要用双绞线。分流电阻两端的电压采样线如果分开乱走很容易拾取开关节点的高频噪声导致万用表读数跳动、示波器波形毛刺。把采样线绞合之后共模噪声被抑制读数稳定很多。示波器探头的地线夹要短。普通探头的地线夹会形成一个很大的地环路在Buck这种开关电源上测量时地环路会拾取强烈的开关噪声。如果条件允许优先用差分探头测量采样电阻两端电压把共模干扰直接拒之门外。电流探头要放在输出端而不是输入或电感支路。输入电流有脉动、电感电流有斜坡这两个位置的波形不能直接代表该路的平均输出电流。放在输出端输出电容之后才能测到平滑的直流分量。满载测试前先让电路稳定15分钟。功率器件有温漂刚上电时和热平衡后的均流表现可能差很多。标准做法是带载稳定后再记录电流读数否则你测到的只是冷机数据。3.3 均流指标如何量化测量本身不是目的量化指标才是。工程上常用的均流度计算有两种最大偏差相对平均值均流偏差 (I_max − I_min) / I_avg × 100%比如三路实测10.2A、9.6A、10.2AI_avg10A偏差(10.2−9.6)/106%。最大偏差相对额定值均流偏差 (I_max − I_min) / I_rated × 100%这个指标和负载率相关更适合做最终验收判定。行业里对并联模块均流精度的普遍要求是偏差不超过5%-10%。如果是产品级设计我建议按5%以内为目标实验验证可以放宽到10%。但注意“满足10%”不代表可以松口气——我见过太多号称均流10%以内的模块实际是各路电流探头一致性差、测量方法本身就带入了±3%的误差。我这次三路Buck并联满载30A时通过分流电阻测得各路电流分别为10.1A、9.7A、10.2A按最大偏差相对平均值计算偏差0.5A/10A5%。再经过一轮“微调反馈分压电阻输出端加下垂电阻”的修正后偏差降到了0.3A/10A3%以内。4. 从测量结果到闭环调整4.1 被动均流下垂法最传统的均流方法是“下垂法”Droop Control也叫斜率控制。原理很朴素人为在每路输出回路里引入一个阻抗让输出电压随着本路电流的增加而略微下降这样电压较高的一路会多带一点电流但它的输出电压会被自身压降拉低其他路自动顶上更多负载最终各路电流趋向平衡。下垂阻抗可以是物理电阻串联在输出回路里也可以是控制器里虚拟出来的压降参数模拟下垂。物理电阻简单直观但会带来额外损耗。以每路10A、下垂电阻2mΩ计算满载时每路多产生0.2V的压降输出调整率会受影响并且电阻上产生0.2W损耗。对12V输出的系统来说0.2V压降还能接受如果输出是1.8V的核心供电0.2V就是不可容忍的。我当时用的折中方案反馈分压网络里用了一个可调电阻把各路空载电压调齐到±10mV以内然后靠BUCK的固有输出阻抗电感DCR、采样电阻、走线实现轻微的下垂效果。实测下来在满载30A时三路不均流度从初始的18%降到了8%左右满足实验要求但还达不到产品级的5%标准。4.2 主动均流主从控制与平均电流法只靠被动下垂做到高精度均流难度不小。尤其当输出电流很大、各路压降又很小的时候被动下垂要么压降太大影响指标要么均流效果不够。这时候就得走主动均流。主动均流的思路是把各路电流信号引出来统一送入均流母线Current Share Bus每一路根据自身电流与母线平均值或最大值之差微调自己的输出电压基准。具体到我这次做的三路并联实现方式如下每路输出电流经过采样电阻转为电压信号进入精密运放放大三路运放输出端通过一个电阻网络连接到均流母线母线电平反映三路电流的平均值每路电流信号与母线平均值做差误差经过补偿网络处理后叠加到该路反馈分压网络的参考点上某一路电流偏大时它自身的反馈基准被误差信号压低输出电压稍微下降电流回落偏小的那一路则相反。整个环路本质上是一个电流内环叠加在电压外环上的双环控制。调试时要注意环路带宽不要太高我一般把均流环的穿越频率压在几百赫兹左右让它慢于电压环、快于热时间常数不然容易和电压环产生振荡。如果你用的是数字控制器比如DSP、MCU或者FPGA做数字电源主动均流实现起来更灵活用ADC同步采样各路输出电流跑一个PID算法直接把输出补偿量叠加到PWM占空比上。我在LTSpice里先做了三路Buck并联的仿真跑了满载和动态负载两种工况确认PID参数合理后才搬上硬件平台省了不少调板时间。4.3 交错并联的相位配置与PWM同步如果你选的方案是交错并联那均流测量和调整还必须关注相位关系。交错的目的不只是降纹波也能直接降低输入输出电容的纹波电流应力。以三路交错为例三路PWM的相位分别是0°、120°、240°开关频率如果是200kHz等效的输出纹波频率就是600kHz幅值大幅缩减。这样做之后单路的电流波动虽然还有但叠加后的总输出电流波形平坦很多输出电容的温升压力也跟着小。不过交错并联有个问题各路电流的采样时刻必须错开不能在同一个开关周期内把所有路的电流都采完否则采到的不是各路的平均电流而是某一时刻的瞬时值。我在做主动均流采样时特意把ADC的触发信号与各自PWM的中心对齐确保采到的电流接近该路一个开关周期的平均值。5. 实测中的坑与排查实录5.1 地弹与共模干扰均流测量时第一个遇到的坑就是地弹。并联Buck各路之间的地并不是严格等电位的输出大电流流经PCB地平面时会产生毫伏级的地电位差。如果你把示波器探头的地夹在A路输出地去测量B路采样电阻上的电压探头回路里就会串入A、B两路地之间的噪声电压读数自然不可信。这个问题我在调试初期就踩过当时用普通探头测两路电流波形发现波形上叠加了一个频率等于开关频率的尖刺幅度还挺大。后来换了差分探头直接测采样电阻两端的压差波形瞬间干净了。所以我的建议是电流探头优先用电压探头测分流电阻时必须用差分方式采样线双绞并尽量短远离开关节点和电感。5.2 热漂移与热失衡第二个坑是热漂移。刚开始做满载测量时我上电后立刻记录各路电流发现三路几乎一致。但运行半小时后再看电流明显偏向了靠近风口的那一路。原因就是MOS管和电感的温度系数不同温度低的那一路导通阻抗更小、DCR更低电流自动多分。这个问题靠“调整一次”解决不了。电源满载运行半小时后还需要再测量一次均流状态并重新调整才能保证热平衡后的指标。我最终是在热稳定状态下做的均流参数标定这样批量生产时才不会出现“出厂合格、用半小时变差”的尴尬。5.3 启动顺序与保护阈值的设置还有一个容易被忽略的坑三路并联的启动时序。如果三路Buck同时上电、同时软启动各路启动瞬间的输出电容充电电流会叠加在负载上可能触发其中一路的过流保护。更麻烦的是如果某一路启动稍慢负载电流会在启动瞬间全部涌入先启动的那一路导致那一瞬间的极限电流远超设计值。解决方式是给每一路设置合理的软启动时间并且尽量让三路错峰启动。我在实验板上把三路的软启动时间分别设为5ms、6ms、7ms这样负载电流是逐步分配给三路的避免了瞬间过流。即使软启动时间有差异由于输出电压上升过程是平滑的各路最终也会自然收敛到同一电压。另外并联后的过流保护阈值不是简单地三路OCP相加要考虑均流误差。比如三路每路过流保护是12A理论上总输出可以达到36A但如果均流偏差较大某一路可能已经到12A触发了保护其他路过流保护还远没到。所以并联系统的总输出能力必须以“最弱一路”为上限来做降额。结尾一点实操后的个人体会折腾完这台三路Buck并联电源后我最深的感受是均流测量不是“最后验收时才做的事”而应该贯穿整个调试过程。最开始我以为只要电路参数一致并联后电流自然平分结果被18%的不均流度打脸。后来老老实实把各路空载电压调到±10mV以内、换掉反馈电阻、加上主动均流环、重新设定启动时序才把指标做进去。另外工具上的投入真的值得。一支靠谱的电流探头和一台支持差分测量的示波器能帮你少走很多弯路。我后来做其他项目时依然沿用这套方法先仿真验证环路再单路软启动调试然后轻载并联看趋势最后满载和热态下做最终均流测量与调整。最后再分享一个小经验每次改完均流参数记得把负载从轻载到满载完整跑一遍不要只看满载一个点。很多均流问题是在中间负载段最先暴露的等你发现时往往已经带着隐患跑了好几天。电源这行稳妥永远比炫技重要。
并联Buck均流测量实操：从18%到3%的不均流度压降全流程
做多路Buck并联供电时最让人头疼的往往不是主拓扑设计而是“均流测量”这件事本身。单路Buck做得再漂亮一并联就露馅各路电流分配不均、某一路发热特别快、轻载时看着正常、重载立刻拉胯。我这次调的是一台48V转12V、总功率360W的三路Buck并联模块输出额定30A最后通过完整测量和逐项修正把三路电流的不均流度从最初的约18%压到了3%以内。这篇就把整个“并联Buck均流测量”的思路、步骤、工具和踩坑点掰开讲清楚给正在做类似电源方案的工程师和电力电子方向的学生一个能直接参考的实操记录。1. 并联Buck的核心逻辑为什么并联、怎么并联1.1 单路Buck做大电流的瓶颈在哪里先别急着谈均流得先把“为什么要并联”这件事说透。很多人觉得单路Buck只要功率管选大一点、电感过流能力做强一点电流就能往上堆。但实际做过高功率密度电源的都知道单路大电流方案的性价比会急剧下降。核心瓶颈在三个地方导通损耗按电流平方增长。以常见的同步Buck为例上下管加起来导通阻抗如果按5mΩ算输出20A时导通损耗就是PI²R400×0.0052W看着还行但电流到30A时损耗变成900×0.0054.5W已经需要认真考虑散热。再往上做到40A、50A单管方案几乎要上并联MOS管或者更大的封装成本和PCB面积都压不住。磁性元件体积和饱和电流问题。电感储存能量E½LI²输出电流越大电感需要承受的饱和电流越高。一颗能过30A的功率电感体积比两颗分别过15A的电感大得多而且大感值大电流电感的绕线层数多、交流损耗也大热会集中在很小的磁芯窗口里。热扩散不均匀。功率管、电感、二极管非同步方案里是续流二极管的热源集中在同一块区域单路方案在有限板面上很难把热铺开。并联之后每个Buck分担一半或三分之一电流热源被分散到不同位置散热设计会从容很多。我自己这次选的是三路10A、并联输出30A的方案每一路的热设计压力都小而且故障时单路失效还有降额带载的余地。对工业设备、通信设备这类对可靠性有要求的场景分布式并联供电几乎是标准做法。1.2 并联拓扑选型同步Buck并联与交错并联并联Buck不是简单地把几个相同的DC-DC输出端接到一起就完事拓扑形态上主要有两种思路。第一种是各路子模块完全独立、直接并联输出。每路都有自己的控制器、MOS管、电感和采样电路各路之间只是输出端共点连接。这种方式的优点是设计简单、调试方便各路可以逐路单独上电验证出了问题也好隔离排查。缺点也很明显各路如果输出电压基准存在一点差异就会在并联点产生较大的环流。第二种是交错并联Interleaved Buck。多路Buck的开关管驱动信号在相位上错开360°/N比如三路交错就是互相错开120°。这种方案不仅能分散热量还能显著降低输入输出纹波——因为一路的纹波电流波峰往往能被另一路的波谷抵消。交错并联需要控制器支持多相输出或者外置同步信号调试时要格外关注各相驱动时序。这两种方案我这次都做了对比验证。直接并联实现最快但对均流的要求更高交错并联在同等输出纹波条件下每路电感感值可以取得更小动态响应也更快。如果项目周期允许我建议优先考虑交错并联尤其是输出电流纹波有严格要求、EMI又要过检的场景。1.3 并联之前必须先想清楚的三个问题如果你只是临时搭个实验板可能觉得“先并上再说”也没什么。但等到真正满载测试才发现均流问题再回头改板子成本就高了。并联设计之前至少要把下面三件事定下来各路电流采样点选在哪里。是采样电感电流、下管电流还是输出电流这直接决定了均流控制的反馈信号质量。我这次是在输出端串了合金采样电阻位于输出电容之后采的是每路单独的输出电流这样最贴近实际负载分配。各路是否独立闭环。如果每路都有自己独立的电压环和电流环那并联时会出现“两个闭环抢一个输出电压”的问题需要在控制器层面做均流协调。如果只是简单并联、共用一路主反馈那旁路无法感知自身电流大小均流效果会差。需不需要交错相位。如前所述如果选了交错并联那驱动信号的相位分配一定要在LAYOUT阶段就考虑好避免PWM走线过长造成驱动时序偏斜也不要让交错后的电流纹波叠加反而变大。2. 不均流从哪里来等效输出阻抗模型2.1 把每一路Buck都当成“电压源内阻”做均流测量之前先建立一个好用的分析模型。每一路Buck闭环稳定之后从输出端往电源方向看它本质上就是一个“可调电压源串联一个等效电阻”。等效输出电压公式可以写成U_out V_ref_adj − I_out × R_eq这里的V_ref_adj是这一路实际输出电压的空载值由参考电压、反馈分压电阻精度、运放失调共同决定R_eq是输出回路的总等效电阻包括采样电阻、电感DCR、MOS管导通阻抗折算值、PCB走线电阻、连接器接触电阻等等。两路Buck并联时如果两路的V_ref_adj有偏差比如一路空载12.05V、另一路12.00V那么50mV的偏差就会在并联线上产生环流。环流大小由两路的R_eq决定如果每路R_eq只有10mΩ环流就有50mV/20mΩ2.5A。这就是“看似电压没差多少电流却偏得离谱”的根源。2.2 器件偏差的实际量级均流不均的核心就一个字差。具体到元器件层面主要来自下面几项反馈分压电阻精度。假设输出电压是12V分压电阻用常见的1%精度上下臂电阻各偏差1%组合起来输出电压偏差就可能到±120mV以上。如果换成0.1%精度的精密电阻偏差能压到±12mV以内。这是成本最低、效果最明显的改善手段。电感DCR不一致。两颗标称DCR都是10mΩ的功率电感实际离散可能在±20%左右。三路并联时DCR小的那一路会自然多分到电流。以10A负载为例两路DCR差2mΩ就会产生20mV的压降差直接影响电流分配。MOS管的Rds(on)离散。同一批号的MOS管导通阻抗也可能差10%-20%尤其温度上来之后差异会被放大。这个问题在满载时尤其明显——热阻小的那一路温度低Rds(on)相对更小电流就会进一步往那一路集中形成正反馈。PCB走线与连接器阻抗。很多人容易忽略这一项。一条10cm长、2mm宽、1oz铜厚的PCB走线电阻大约是2.5mΩ如果三路输出走线长短不一样多出来的几毫欧就能让电流分配偏掉一大截。我实测的一组数据可以作为参考三路Buck反馈电阻全部用的是1%贴片刚开始并联满载时I₁8.1A、I₂10.6A、I₃11.3A总输出30A最大偏差3.2A。后来全部换成0.1%电阻后同样条件下变成9.6A、10.1A、10.3A效果立竿见影。2.3 为什么轻载时均流看着还行、重载一上就露馅很多人在轻载测试时发现三路电流都差不多就以为均流没问题结果满载一跑立刻现原形。原因很简单轻载时各路输出电流都很小压降差I×R_eq本来就小基准电压的差异带来的环流占比被输出电压精度“稀释”了。比如10A负载时偏差2A看起来好像挺大但如果是1A负载时偏差0.2A绝对数值小示波器上看不出什么问题。但随着负载增加I×R_eq这一项线性增长各路阻抗差异和基准差异都被放大不均流度自然越来越严重。所以均流测量一定不能只在轻载条件下做至少要带25%、50%、75%、100%四个负载点分别测量并记录曲线。3. 均流测量的实操流程3.1 测量工具怎么选均流测量第一步是选对电流采样手段。常见的方案有分流电阻电压表、示波器电流探头、霍尔电流传感器、以及带通讯接口的数字电源监控芯片。测量方式精度典型值带宽是否破坏电路适用场景合金分流电阻电压表0.1%-1%低需串入输出回路静态均流测量、调试期示波器电流探头交直流1%-3%高MHz级不破坏电路动态波形、纹波、瞬态霍尔电流传感器0.5%-2%中低kHz级不破坏电路大电流在线监测数字电源监控芯片0.5%-5%中需设计预留批量生产、系统级监控分流电阻方案最准但需要断电、串接每次改线路都麻烦。霍尔传感器安装方便但小电流段精度一般零漂也让人头疼。示波器电流探头是测量动态均流的最佳选择只是探头价格不便宜而且每次使用前必须做消磁和调零否则直流电流读数会带有明显偏置。我这次是“分流电阻电流探头”双方案交叉验证静态满载均流以分流电阻实测为准动态切换负载时用电流探头记录各路波形。3.2 接线与示波器配置细节测量接线看着简单但恰恰是错误高发区。几个关键点采样线要用双绞线。分流电阻两端的电压采样线如果分开乱走很容易拾取开关节点的高频噪声导致万用表读数跳动、示波器波形毛刺。把采样线绞合之后共模噪声被抑制读数稳定很多。示波器探头的地线夹要短。普通探头的地线夹会形成一个很大的地环路在Buck这种开关电源上测量时地环路会拾取强烈的开关噪声。如果条件允许优先用差分探头测量采样电阻两端电压把共模干扰直接拒之门外。电流探头要放在输出端而不是输入或电感支路。输入电流有脉动、电感电流有斜坡这两个位置的波形不能直接代表该路的平均输出电流。放在输出端输出电容之后才能测到平滑的直流分量。满载测试前先让电路稳定15分钟。功率器件有温漂刚上电时和热平衡后的均流表现可能差很多。标准做法是带载稳定后再记录电流读数否则你测到的只是冷机数据。3.3 均流指标如何量化测量本身不是目的量化指标才是。工程上常用的均流度计算有两种最大偏差相对平均值均流偏差 (I_max − I_min) / I_avg × 100%比如三路实测10.2A、9.6A、10.2AI_avg10A偏差(10.2−9.6)/106%。最大偏差相对额定值均流偏差 (I_max − I_min) / I_rated × 100%这个指标和负载率相关更适合做最终验收判定。行业里对并联模块均流精度的普遍要求是偏差不超过5%-10%。如果是产品级设计我建议按5%以内为目标实验验证可以放宽到10%。但注意“满足10%”不代表可以松口气——我见过太多号称均流10%以内的模块实际是各路电流探头一致性差、测量方法本身就带入了±3%的误差。我这次三路Buck并联满载30A时通过分流电阻测得各路电流分别为10.1A、9.7A、10.2A按最大偏差相对平均值计算偏差0.5A/10A5%。再经过一轮“微调反馈分压电阻输出端加下垂电阻”的修正后偏差降到了0.3A/10A3%以内。4. 从测量结果到闭环调整4.1 被动均流下垂法最传统的均流方法是“下垂法”Droop Control也叫斜率控制。原理很朴素人为在每路输出回路里引入一个阻抗让输出电压随着本路电流的增加而略微下降这样电压较高的一路会多带一点电流但它的输出电压会被自身压降拉低其他路自动顶上更多负载最终各路电流趋向平衡。下垂阻抗可以是物理电阻串联在输出回路里也可以是控制器里虚拟出来的压降参数模拟下垂。物理电阻简单直观但会带来额外损耗。以每路10A、下垂电阻2mΩ计算满载时每路多产生0.2V的压降输出调整率会受影响并且电阻上产生0.2W损耗。对12V输出的系统来说0.2V压降还能接受如果输出是1.8V的核心供电0.2V就是不可容忍的。我当时用的折中方案反馈分压网络里用了一个可调电阻把各路空载电压调齐到±10mV以内然后靠BUCK的固有输出阻抗电感DCR、采样电阻、走线实现轻微的下垂效果。实测下来在满载30A时三路不均流度从初始的18%降到了8%左右满足实验要求但还达不到产品级的5%标准。4.2 主动均流主从控制与平均电流法只靠被动下垂做到高精度均流难度不小。尤其当输出电流很大、各路压降又很小的时候被动下垂要么压降太大影响指标要么均流效果不够。这时候就得走主动均流。主动均流的思路是把各路电流信号引出来统一送入均流母线Current Share Bus每一路根据自身电流与母线平均值或最大值之差微调自己的输出电压基准。具体到我这次做的三路并联实现方式如下每路输出电流经过采样电阻转为电压信号进入精密运放放大三路运放输出端通过一个电阻网络连接到均流母线母线电平反映三路电流的平均值每路电流信号与母线平均值做差误差经过补偿网络处理后叠加到该路反馈分压网络的参考点上某一路电流偏大时它自身的反馈基准被误差信号压低输出电压稍微下降电流回落偏小的那一路则相反。整个环路本质上是一个电流内环叠加在电压外环上的双环控制。调试时要注意环路带宽不要太高我一般把均流环的穿越频率压在几百赫兹左右让它慢于电压环、快于热时间常数不然容易和电压环产生振荡。如果你用的是数字控制器比如DSP、MCU或者FPGA做数字电源主动均流实现起来更灵活用ADC同步采样各路输出电流跑一个PID算法直接把输出补偿量叠加到PWM占空比上。我在LTSpice里先做了三路Buck并联的仿真跑了满载和动态负载两种工况确认PID参数合理后才搬上硬件平台省了不少调板时间。4.3 交错并联的相位配置与PWM同步如果你选的方案是交错并联那均流测量和调整还必须关注相位关系。交错的目的不只是降纹波也能直接降低输入输出电容的纹波电流应力。以三路交错为例三路PWM的相位分别是0°、120°、240°开关频率如果是200kHz等效的输出纹波频率就是600kHz幅值大幅缩减。这样做之后单路的电流波动虽然还有但叠加后的总输出电流波形平坦很多输出电容的温升压力也跟着小。不过交错并联有个问题各路电流的采样时刻必须错开不能在同一个开关周期内把所有路的电流都采完否则采到的不是各路的平均电流而是某一时刻的瞬时值。我在做主动均流采样时特意把ADC的触发信号与各自PWM的中心对齐确保采到的电流接近该路一个开关周期的平均值。5. 实测中的坑与排查实录5.1 地弹与共模干扰均流测量时第一个遇到的坑就是地弹。并联Buck各路之间的地并不是严格等电位的输出大电流流经PCB地平面时会产生毫伏级的地电位差。如果你把示波器探头的地夹在A路输出地去测量B路采样电阻上的电压探头回路里就会串入A、B两路地之间的噪声电压读数自然不可信。这个问题我在调试初期就踩过当时用普通探头测两路电流波形发现波形上叠加了一个频率等于开关频率的尖刺幅度还挺大。后来换了差分探头直接测采样电阻两端的压差波形瞬间干净了。所以我的建议是电流探头优先用电压探头测分流电阻时必须用差分方式采样线双绞并尽量短远离开关节点和电感。5.2 热漂移与热失衡第二个坑是热漂移。刚开始做满载测量时我上电后立刻记录各路电流发现三路几乎一致。但运行半小时后再看电流明显偏向了靠近风口的那一路。原因就是MOS管和电感的温度系数不同温度低的那一路导通阻抗更小、DCR更低电流自动多分。这个问题靠“调整一次”解决不了。电源满载运行半小时后还需要再测量一次均流状态并重新调整才能保证热平衡后的指标。我最终是在热稳定状态下做的均流参数标定这样批量生产时才不会出现“出厂合格、用半小时变差”的尴尬。5.3 启动顺序与保护阈值的设置还有一个容易被忽略的坑三路并联的启动时序。如果三路Buck同时上电、同时软启动各路启动瞬间的输出电容充电电流会叠加在负载上可能触发其中一路的过流保护。更麻烦的是如果某一路启动稍慢负载电流会在启动瞬间全部涌入先启动的那一路导致那一瞬间的极限电流远超设计值。解决方式是给每一路设置合理的软启动时间并且尽量让三路错峰启动。我在实验板上把三路的软启动时间分别设为5ms、6ms、7ms这样负载电流是逐步分配给三路的避免了瞬间过流。即使软启动时间有差异由于输出电压上升过程是平滑的各路最终也会自然收敛到同一电压。另外并联后的过流保护阈值不是简单地三路OCP相加要考虑均流误差。比如三路每路过流保护是12A理论上总输出可以达到36A但如果均流偏差较大某一路可能已经到12A触发了保护其他路过流保护还远没到。所以并联系统的总输出能力必须以“最弱一路”为上限来做降额。结尾一点实操后的个人体会折腾完这台三路Buck并联电源后我最深的感受是均流测量不是“最后验收时才做的事”而应该贯穿整个调试过程。最开始我以为只要电路参数一致并联后电流自然平分结果被18%的不均流度打脸。后来老老实实把各路空载电压调到±10mV以内、换掉反馈电阻、加上主动均流环、重新设定启动时序才把指标做进去。另外工具上的投入真的值得。一支靠谱的电流探头和一台支持差分测量的示波器能帮你少走很多弯路。我后来做其他项目时依然沿用这套方法先仿真验证环路再单路软启动调试然后轻载并联看趋势最后满载和热态下做最终均流测量与调整。最后再分享一个小经验每次改完均流参数记得把负载从轻载到满载完整跑一遍不要只看满载一个点。很多均流问题是在中间负载段最先暴露的等你发现时往往已经带着隐患跑了好几天。电源这行稳妥永远比炫技重要。