打赏

相关文章

VexRiscv:基于SpinalHDL的模块化RISC-V软核设计与实践

1. VexRiscv:一个用SpinalHDL构建的模块化RISC-V软核如果你在FPGA上折腾过RISC-V软核,或者对用高级语言生成硬件感兴趣,那你大概率听说过VexRiscv。这不是一个传统的、用Verilog或VHDL手写的CPU,而是一个完全用Scala语言&#xff…

HFSS扫频实战:三种扫频类型的选择策略与性能对比

1. HFSS扫频分析基础:为什么需要扫频? 刚接触HFSS仿真时,很多工程师都会疑惑:为什么不能直接计算目标频点的S参数?这个问题就像用相机拍照——单点频率仿真相当于只拍一张静态照片,而扫频分析则是录制一段视…

手机版浏览

扫一扫体验

微信公众账号

微信扫一扫加关注

返回
顶部